Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018222692) APPAREILS ET PROCÉDÉS POUR COMMANDER DES OPÉRATIONS DE MÉMOIRE SUR DES MÉMOIRES TAMPONS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/222692 N° de la demande internationale : PCT/US2018/035100
Date de publication : 06.12.2018 Date de dépôt international : 30.05.2018
CIB :
G06F 13/16 (2006.01) ,G06F 12/0893 (2016.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14
Traitement de demandes d'interconnexion ou de transfert
16
pour l'accès au bus de mémoire
[IPC code unknown for G06F 12/0893]
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; Mail Stop 525 8000 South Federal Way Boise, Idaho 83707-0006, US
Inventeurs :
MOHAMMADZADEH, Ali; US
HOEI, Jung Sheng; US
SRINIVASAN, Dheeraj; US
GRUNZKE, Terry M.; US
Mandataire :
KERN, Jacob T.; US
Données relatives à la priorité :
15/609,56931.05.2017US
Titre (EN) APPARATUSES AND METHODS TO CONTROL MEMORY OPERATIONS ON BUFFERS
(FR) APPAREILS ET PROCÉDÉS POUR COMMANDER DES OPÉRATIONS DE MÉMOIRE SUR DES MÉMOIRES TAMPONS
Abrégé :
(EN) The present disclosure relates to apparatuses and methods to control memory operations on buffers. An example apparatus includes a memory device and a host. The memory device includes a buffer and an array of memory cells, and the buffer includes a plurality of caches. The host includes a system controller, and the system controller is configured to control performance of a memory operation on data in the buffer. The memory operation is associated with data movement among the plurality of caches.
(FR) La présente invention concerne des appareils et des procédés pour commander des opérations de mémoire sur des mémoires tampons. Un appareil représentatif comprend un dispositif de mémoire et un hôte. Le dispositif de mémoire comprend une mémoire tampon et un réseau de cellules de mémoire, et la mémoire tampon comprend une pluralité de caches. L'hôte comprend un contrôleur de système, et le contrôleur de système est configuré pour commander l'exécution d'une opération de mémoire sur des données dans la mémoire tampon. L'opération de mémoire est associée à un mouvement de données parmi la pluralité de caches.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)