Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018222666) PROCÉDÉ ET APPAREIL D'AMORÇAGE DE SYSTÈME SÉCURISÉ
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/222666 N° de la demande internationale : PCT/US2018/035057
Date de publication : 06.12.2018 Date de dépôt international : 30.05.2018
CIB :
G06F 21/57 (2013.01)
[IPC code unknown for G06F 21/57]
Déposants :
APPLE INC. [US/US]; One Apple Park Way Cupertino, California 95014, US
Inventeurs :
DE CESARE, Joshua P.; US
PAASKE, Timothy R.; US
KOVAH, Xeno S.; US
SCHLEJ, Nikolaj; US
WILCOX, Jeffrey R.; US
RUNYON, Ezekiel T.; US
DOSHI, Hardik K.; US
ALDERFER, Kevin H.; US
KALLENBERG, Corey T.; US
Mandataire :
Erik A. Heter; US
Données relatives à la priorité :
15/721,36529.09.2017US
62/514,76602.06.2017US
Titre (EN) METHOD AND APPARATUS FOR SECURE SYSTEM BOOT
(FR) PROCÉDÉ ET APPAREIL D'AMORÇAGE DE SYSTÈME SÉCURISÉ
Abrégé :
(EN) A method and apparatus for performing a secure boot of a computer system is disclosed. A computer system according to the disclosure includes an auxiliary processor and a main processor. The boot process includes initially booting the auxiliary processor. The auxiliary processor includes a non-volatile memory storing boot code for the main processor. The auxiliary processor may perform a verification of the boot code. Subsequent to verifying the boot code, the main processor may be released from a reset state. Once the main processor is no longer in the reset state, the boot code may be provided thereto. Thereafter, the boot procedure may continue with the main processor executing the boot code.
(FR) L'invention concerne un procédé et un appareil permettant d'effectuer un amorçage sécurisé d'un système informatique. Un système informatique selon l'invention contient un processeur auxiliaire et un processeur principal. Le processus d'amorçage consiste à amorcer initialement le processeur auxiliaire. Le processeur auxiliaire contient une mémoire non volatile stockant un code d'amorçage pour le processeur principal. Le processeur auxiliaire peut effectuer une vérification du code d'amorçage. Suite à la vérification du code d'amorçage, le processeur principal peut être sorti d'un état de réinitialisation. Une fois que le processeur principal n'est plus dans l'état de réinitialisation, le code d'amorçage peut être fourni à celui-ci. Ensuite, la procédure d'amorçage peut continuer avec l'exécution du code d'amorçage par le processeur principal.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)