Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018222176) ESTIMATION DE FRÉQUENCE PARASITE À L'INTÉRIEUR D'UNE BOUCLE À VERROUILLAGE DE PHASE NUMÉRIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/222176 N° de la demande internationale : PCT/US2017/035096
Date de publication : 06.12.2018 Date de dépôt international : 31.05.2017
CIB :
H03L 7/093 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
L
COMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7
Commande automatique de fréquence ou de phase; Synchronisation
06
utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
08
Détails de la boucle verrouillée en phase
085
concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie
093
utilisant des caractéristiques de filtrage ou d'amplification particulières dans la boucle
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
AVIVI, Rotem; IL
KERNER, Michael; IL
DGANI, Yair; IL
Mandataire :
ESCHWEILER, Thomas G.; US
Données relatives à la priorité :
Titre (EN) SPUR FREQUENCY ESTIMATION INSIDE DIGITAL PHASE LOCKED LOOP
(FR) ESTIMATION DE FRÉQUENCE PARASITE À L'INTÉRIEUR D'UNE BOUCLE À VERROUILLAGE DE PHASE NUMÉRIQUE
Abrégé :
(EN) Systems and methods configured to cancel spurs in a phase locked loop (PLL) system are provided. A method configured to cancel spurs in a PLL system includes receiving a PLL signal from the PLL system; determining an estimated spur frequency of a spur in the received PLL signal based on the received PLL signal; and canceling the spur in the received PLL signal based on the estimated spur frequency.
(FR) Cette invention concerne des systèmes et des procédés configurés pour annuler des parasites dans un système de boucle à verrouillage de phase (PLL). Un procédé configuré pour annuler des parasites dans un système de boucle à verrouillage de phase comprend : la réception d'un signal de boucle à verrouillage de phase provenant du système de boucle à verrouillage de phase ; la détermination d'une fréquence parasite estimée d'un parasite dans le signal de boucle à verrouillage de phase reçu sur la base du signal de boucle à verrouillage de phase reçu ; et l'annulation du parasite dans le signal de boucle à verrouillage de phase reçu sur la base de la fréquence parasite estimée.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)