Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018219480) GESTION DE DÉPENDANCE DE TÂCHES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/219480 N° de la demande internationale : PCT/EP2017/068695
Date de publication : 06.12.2018 Date de dépôt international : 24.07.2017
CIB :
G06F 9/48 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
46
Dispositions pour la multiprogrammation
48
Lancement de programmes; Changement de programmes, p.ex. par interruption
Déposants :
BARCELONA SUPERCOMPUTING CENTER - CENTRO NACIONAL DE SUPERCOMPUTACIÓN [ES/ES]; C. Jordi Girona, 31 08034 BARCELONA, ES
UNIVERSITAT POLITÈCNICA DE CATALUNYA [ES/ES]; C. Jordi Girona, 31 08034 BARCELONA, ES
Inventeurs :
TAN, Xubin; ES
BOSCH PONS, Jaume; ES
JIMÉNEZ GONZÁLEZ, Daniel; ES
ÁLVAREZ MARTÍNEZ, Carlos; ES
VALERO CORTÉS, Mateo; ES
Mandataire :
ZBM PATENTS - ZEA, BARLOCCI & MARKVARDSEN; Pl. Catalunya, 1 2nd floor 08002 BARCELONA, ES
Données relatives à la priorité :
17382307.129.05.2017EP
Titre (EN) MANAGING TASK DEPENDENCY
(FR) GESTION DE DÉPENDANCE DE TÂCHES
Abrégé :
(EN) The present invention relates to hardware acceleration of task dependency management in parallel computing. In particular, solutions are proposed for hardware-based dependency management to support nested tasks, resolve system deadlocks as a result of memory full conditions in the dedicated hardware memory and synergetic operation of software runtime and hardware acceleration to solve otherwise unsolvable deadlocks when nested tasks are processed. It also introduces buffered asynchronous communication of larger data exchange, requiring less support from multi-core processor elements as opposed to standard access through the multi-core processor elements. The invention can be implemented as a hardware acceleration processor in the same silicon die as the multi-core processor for achieving gains in performance, fabrication cost reduction and energy consumption saving during operation.
(FR) L'invention concerne l'accélération matérielle de la gestion de dépendance de tâches en informatique parallèle. En particulier, l’invention concerne des solutions de gestion de dépendance matérielle permettant la prise en charge de tâches imbriquées et la résolution de blocages système provoqués par des conditions de mémoire pleine dans la mémoire matérielle dédiée, ainsi que le fonctionnement synergique de l'exécution logicielle et de l'accélération matérielle en vue de résoudre les blocages autrement insolubles lors du traitement des tâches imbriquées. L’invention concerne également la communication asynchrone mise en tampon d'un échange de données plus important, ce qui nécessite moins de support des éléments de processeur multicœurs par opposition à un accès standard au moyen des éléments de processeur multicœurs. L'invention peut être mise en œuvre sous la forme d'un processeur d'accélération matérielle dans la même puce de silicium que le processeur multicœurs afin d’obtenir des gains de performance, une réduction des coûts de fabrication ainsi qu’une économie d'énergie en cours de fonctionnement.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)