Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018205528) TRANSISTOR EN COUCHES MINCES ET SON PROCÉDÉ DE PRÉPARATION, SUBSTRAT MATRICIEL ET DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/205528 N° de la demande internationale : PCT/CN2017/110441
Date de publication : 15.11.2018 Date de dépôt international : 10.11.2017
CIB :
H01L 21/336 (2006.01) ,H01L 29/786 (2006.01) ,H01L 29/417 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
40
Electrodes
41
caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative
417
transportant le courant à redresser, à amplifier ou à commuter
Déposants :
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No. 10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
合肥京东方光电科技有限公司 HEFEI BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国安徽省合肥市 铜陵北路2177号 No. 2177 Tonglingbei Road Hefei, Anhui 230012, CN
Inventeurs :
宫奎 GONG, Kui; CN
段献学 DUAN, Xianxue; CN
李纪龙 LI, Jilong; CN
Mandataire :
北京同达信恒知识产权代理有限公司 TDIP & PARTNERS; 中国北京市海淀区宝盛南路1号院20号楼8层101-01 101-01, 8/F, Building 20, No.1 Baosheng South Road Haidian District Beijing 100192, CN
Données relatives à la priorité :
201710318885.308.05.2017CN
Titre (EN) THIN-FILM TRANSISTOR AND PREPARATION METHOD THEREFOR, ARRAY SUBSTRATE, AND DISPLAY DEVICE
(FR) TRANSISTOR EN COUCHES MINCES ET SON PROCÉDÉ DE PRÉPARATION, SUBSTRAT MATRICIEL ET DISPOSITIF D'AFFICHAGE
(ZH) 薄膜晶体管及其制备方法、阵列基板和显示装置
Abrégé :
(EN) A thin-film transistor and preparation method therefor, an array substrate, and a display device. The method comprises: preparing an etch-resistant layer pattern (301) on an active layer (204), wherein a conducting medium is doped in the etch-resistant layer pattern (301); etching the region in the active layer (204) that is not covered by the etch-resistant layer pattern (301) to form an active layer pattern (401), and retaining the etch-resistant layer pattern (301); and preparing a source (901) and a drain (902) of a thin-film transistor. Good electrical contact regions are formed between the source and the active layer and between the drain and the active layer because the conducting medium with low resistivity is doped in the etch-resistant layer pattern.
(FR) La présente invention concerne un transistor en couches minces et son procédé de préparation, un substrat matriciel et un dispositif d’affichage. Le procédé consiste : à préparer un motif de couche résistante à la gravure (301) sur une couche active (204), un milieu conducteur étant dopé dans le motif de couche résistante à la gravure (301) ; à graver la région dans la couche active (204) qui n'est pas recouverte du motif de couche résistante à la gravure (301) de manière à former un motif de couche active (401), et à conserver le motif de couche résistante à la gravure (301) ; et à préparer une source (901) et un drain (902) d'un transistor en couches minces. Par dopage du milieu conducteur à faible résistivité dans le motif de couche résistante à la gravure, de bonnes régions de contact électrique formées entre la source et la couche active et entre le drain et la couche active peuvent être obtenues.
(ZH) 一种薄膜晶体管及其制备方法、阵列基板和显示装置。方法包括:在有源层(204)上制备抗刻蚀层图案(301),其中抗刻蚀层图案(301)中掺杂有导电介质;刻蚀掉有源层(204)中未被抗刻蚀层图案(301)覆盖的区域形成有源层图案(401),并保留抗刻蚀层图案(301);制备薄膜晶体管的源极(901)和漏极(902)。由于抗刻蚀层图案掺杂有电阻率较低的导电介质,使得源极与有源层和漏极与有源层之间形成良好的电接触区域。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)