Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018205359) CIRCUIT AUTO-CORRECTEUR D'ADC BASÉ SUR UN ALGORITHME D'APPROXIMATIONS SUCCESSIVES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/205359 N° de la demande internationale : PCT/CN2017/089315
Date de publication : 15.11.2018 Date de dépôt international : 21.06.2017
CIB :
H03M 1/16 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
M
CODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
1
Conversion analogique/numérique; Conversion numérique/analogique
12
Convertisseurs analogiques/numériques
14
Conversion par étapes, avec pour chaque étape la mise en jeu de moyens de conversion identiques ou différents et délivrant plus d'un bit
16
avec modification de l'échelle, c. à d. en changeant l'amplification entre les étapes
Déposants :
中国电子科技集团公司第二十四研究所 CHINA ELECTRONIC TECHNOLOGY CORPORATION, 24TH RESEARCH INSTITUTE [CN/CN]; 中国重庆市 南岸区南坪花园路14号马婷 MA, Ting No. 14, Nanping Huayuan Road, Nan'an District Chongqing 400060, CN
Inventeurs :
胡蓉彬 HU, Rongbin; CN
王永禄 WANG, Yonglu; CN
张正平 ZHANG, Zhengping; CN
王健安 WANG, Jianan; CN
陈光炳 CHEN, Guangbing; CN
付东兵 FU, Dongbing; CN
王育新 WANG, Yuxin; CN
蒋和全 JIANG, Hequan; CN
胡刚毅 HU, Gangyi; CN
Mandataire :
重庆乐泰知识产权代理事务所(普通合伙) CHONGQING LETAI INTELLECTUAL PROPERTY AGENCY (GENERAL PARTNERSHIP); 中国重庆市 渝北区龙溪街道金山路18号中渝都会首站2幢10-7刘佳 LIU, Jia Room 10-7, Unit 2, Zhongyu-Douhuishouzhan Building No. 18 Jinshan Road, Longxi Street, Yubei District Chongqing 401147, CN
Données relatives à la priorité :
201710320936.609.05.2017CN
Titre (EN) SUCCESSIVE APPROXIMATION ALGORITHM-BASED ADC SELF-CORRECTING CIRCUIT
(FR) CIRCUIT AUTO-CORRECTEUR D'ADC BASÉ SUR UN ALGORITHME D'APPROXIMATIONS SUCCESSIVES
(ZH) 基于逐次逼近算法的ADC自校正电路
Abrégé :
(EN) Disclosed is a successive approximation algorithm-based ADC self-correcting circuit, comprising: a coding circuit, a voltage dividing resistor string, a comparator array, a multi-path selection switch, a first digital-to-analog converter, a reference circuit, a control register, and a data register; an input end of the coding circuit is connected to an output end of the comparator array; a positive-phase input end of each comparator in the comparator array is connected to a mobile end of the multi-path selection switch; a negative-phase input end of each comparator in the comparator array is correspondingly connected between each two neighboring resistors in the voltage dividing resistor string; an enabling end of the comparator array is connected to the control register; a first immobile end of the multi-path selection switch is used for receiving an analog signal, a second immobile send is connected to an output end of the first digital-to-analog converter, and a control end is connected to the control register; the reference circuit is connected to the voltage dividing resistor string and the comparator array for use to correct an intermediate level and voltage range of the voltage dividing resistor string to be consistent with that of the output of the first digital-to-analog converter.
(FR) La présente invention concerne un circuit auto-correcteur d'ADC basé sur un algorithme d'approximations successives, comprenant : un circuit de codage, une chaîne de résistances de division de tension, un réseau de comparateurs, un commutateur de sélection à trajets multiples, un premier convertisseur numérique-analogique, un circuit de référence, un registre de commande et un registre de données; une extrémité d'entrée du circuit de codage est connectée à une extrémité de sortie du réseau de comparateurs; une extrémité d'entrée de phase positive de chaque comparateur dans le réseau de comparateurs est connectée à une extrémité mobile du commutateur de sélection à trajets multiples; une extrémité d'entrée de phase négative de chaque comparateur dans le réseau de comparateurs est connectée de manière correspondante entre chaque paire de résistances voisines dans la chaîne de résistances de division de tension; une extrémité d'activation du réseau de comparateurs est connectée au registre de commande; une première extrémité immobile du commutateur de sélection à trajets multiples est utilisée pour recevoir un signal analogique, une seconde extrémité immobile est connectée à une extrémité de sortie du premier convertisseur numérique-analogique, et une extrémité de commande est connectée au registre de commande; le circuit de référence est connecté à la chaîne de résistances de division de tension et au réseau de comparateurs pour une utilisation destinée à corriger un niveau intermédiaire et une plage de tension de la chaîne de résistances de division de tension pour qu'ils correspondent à ceux de la sortie du premier convertisseur numérique-analogique.
(ZH) 本发明公开一种基于逐次逼近算法的ADC自校正电路,包括:编码电路、分压电阻串、比较器阵列、多路选择开关、第一数模转换器、基准电路、控制寄存器及数据寄存器,编码电路的输入端与比较器阵列的输出端相连,比较器阵列中每一比较器的正相输入端均与多路选择开关的动端相连,比较器阵列中每一比较器的反相输入端对应连接于分压电阻串中每两相邻的电阻之间,比较器阵列的使能端与控制寄存器相连,多路选择开关的第一不动端用于接收一模拟信号、第二不动端与第一数模转换器的输出端相连、控制端与控制寄存器相连,所述基准电路与分压电阻串及比较器阵列均相连,用于将分压电阻串的中间电平和电压范围校正到和第一数模转换器的输出一致。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)