Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018205318) SUBSTRAT DE RÉSEAU DE TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/205318 N° de la demande internationale : PCT/CN2017/086233
Date de publication : 15.11.2018 Date de dépôt international : 27.05.2017
CIB :
H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
深圳市华星光电半导体显示技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区公明街道塘明大道9-2号 No.9-2, Tangming Road, Gongming Street, Guangming New District Shenzhen, Guangdong 518132, CN
Inventeurs :
曾勉 ZENG, Mian; CN
刘晓娣 LIU, Xiaodi; CN
Mandataire :
深圳市威世博知识产权代理事务所(普通合伙) CHINA WISPRO INTELLECTUAL PROPERTY LLP.; 中国广东省深圳市 南山区高新区粤兴三道8号中国地质大学产学研基地中地大楼A806 Room A806 Zhongdi Building, China University of Geosciences Base, No.8 Yuexing 3rd Road, High-Tech Industrial Estate, Nanshan District Shenzhen, Guangdong 518057, CN
Données relatives à la priorité :
201710334440.412.05.2017CN
Titre (EN) TFT ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR
(FR) SUBSTRAT DE RÉSEAU DE TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种TFT阵列基板及其制作方法
Abrégé :
(EN) A TFT array substrate (200) and a manufacturing method therefor, wherein the method for manufacturing a TFT array substrate (200) comprises: using a light-shielding metal (110) to form a bottom gate electrode (101) on a substrate (100); depositing a buffer layer (120) on the substrate (100) on which the bottom gate electrode (101) is formed; performing patterning processing on the buffer layer (120), so that the buffer layer (120) corresponding to an upward side of the bottom gate electrode (101) is thinned; and further forming, within a thinned area on the buffer layer (120), a semiconductor pattern (102) which is arranged opposite the bottom gate electrode (101). Therefore, by means of thinning the thickness an area, corresponding to the bottom gate electrode (101), of the buffer layer (120), the control ability of the bottom gate electrode (101) on the performance of the entire array substrate (200) is improved.
(FR) L'invention concerne un substrat de réseau de transistor à couches minces (200) et son procédé de fabrication, le procédé de fabrication d'un substrat de réseau de transistor à couches minces (200) consistant à : utiliser un métal de protection contre la lumière (110) pour former une électrode de grille inférieure (101) sur un substrat (100) ; déposer une couche tampon (120) sur le substrat (100) sur laquelle est formée l'électrode de grille inférieure (101) ; réaliser un traitement de formation de motifs sur la couche tampon (120), de telle sorte que la couche tampon (120) correspondant à un côté orienté vers le haut de l'électrode de grille inférieure (101) est amincie ; et former en outre, à l'intérieur d'une zone amincie sur la couche tampon (120), un motif semi-conducteur (102) qui est disposé à l'opposé de l'électrode de grille inférieure (101). Par conséquent, grâce à l'amincissement de l'épaisseur d'une zone, correspondant à l'électrode de grille inférieure (101), de la couche tampon (120), la capacité de commande de l'électrode de grille inférieure (101) sur les performances de l'ensemble du substrat de réseau (200) est améliorée.
(ZH) 一种TFT阵列基板(200)及其制作方法,其中TFT阵列基板(200)的制作方法包括使用遮光金属(110)在基板(100)上形成底栅电极(101),进而在形成有底栅电极(101)的基板(100)上沉积缓冲层(120),并对该缓冲层(120)进行图案化处理,使得对应于底栅电极(101)上方的缓冲层(120)被薄化,进一步在缓冲层(120)上的薄化区域内形成与底栅电极(101)相对设置的半导体图案(102)。因此,通过减薄缓冲层(120)对应于底栅电极(101)区域的厚度,提高底栅电极(101)对整个阵列基板(200)性能的控制能力。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)