Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018204028) SYSTÈMES ET PROCÉDÉS DE FONCTIONNEMENT EN MODE RÉINITIALISATION DE RÉSEAU
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/204028 N° de la demande internationale : PCT/US2018/026763
Date de publication : 08.11.2018 Date de dépôt international : 09.04.2018
CIB :
G11C 11/4072 (2006.01) ,G11C 11/4091 (2006.01) ,G11C 11/4094 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
401
formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
4063
Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture ou la synchronisation
407
pour des cellules de mémoire du type à effet de champ
4072
Circuits pour l'initialisation, pour la mise sous ou hors tension, pour l'effacement de la mémoire ou pour le préréglage
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
401
formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
4063
Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture ou la synchronisation
407
pour des cellules de mémoire du type à effet de champ
409
Circuits de lecture-écriture (R-W)
4091
Amplificateurs de lecture ou de lecture/rafraîchissement, ou circuits de lecture associés, p.ex. pour la précharge, la compensation ou l'isolation des lignes de bits couplées
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
401
formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
4063
Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture ou la synchronisation
407
pour des cellules de mémoire du type à effet de champ
409
Circuits de lecture-écriture (R-W)
4094
Circuits de commande ou de gestion de lignes de bits
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, Idaho 83716-9632, US
Inventeurs :
DERNER, Scott J.; US
VO, Huy T.; US
MULLARKEY, Patrick; US
WRIGHT, Jeffrey P.; US
SHORE, Michael A.; US
Mandataire :
STERN, Ronald; Dorsey & Whitney LLP IP Docket - SE 701 5th Avenue, Suite 6100 Seattle, Washington 98104, US
ANDKEN, Kerry Lee; US
ENG, Kimton; US
FAUTH D., Justen; US
ITO, Mika; US
HEGSTROM, Brandon; US
MA, Yue Matthew; US
QUECAN, Andrew; US
STERN, Ronald; US
MEIKLEJOHN, Paul T.; US
SPAITH, Jennifer; US
ORME, Nathan; US
Données relatives à la priorité :
15/583,02301.05.2017US
Titre (EN) SYSTEMS AND METHODS FOR ARRAY RESET MODE OPERATION
(FR) SYSTÈMES ET PROCÉDÉS DE FONCTIONNEMENT EN MODE RÉINITIALISATION DE RÉSEAU
Abrégé :
(EN) Systems and methods are provided for implementing an array rest mode. An example system includes at least one mode register configured to enable an array reset mode, a memory cell array including one or more sense amplifiers, and control logic. Each of the one or more sense amplifier may include at least a first terminal coupled to a first bit line and a second terminal coupled to a second bit line. The control logic may be coupled to the memory cell array, and in communication with the at least one mode register. The control logic may be configured to drive, in response to array reset mode being enabled, each of the first and second terminals of the sense amplifier to a bit-line precharge voltage that corresponds to a bit value to be written to respective memory cells associated with each of the first and second bit lines.
(FR) L'invention concerne des systèmes et des procédés permettant de mettre en oeuvre un mode veille de réseau. Un système donné à titre d'exemple comprend au moins un registre de mode configuré pour activer un mode de réinitialisation de réseau, un réseau de cellules de mémoire comprenant un ou plusieurs amplificateurs de détection, et une logique de commande. Chacun du ou des amplificateurs de détection peut comprendre au moins une première borne couplée à une première ligne de bits et une seconde borne couplée à une seconde ligne de bits. La logique de commande peut être couplée au réseau de cellules de mémoire, et communiquée avec le ou les registres de mode. La logique de commande peut être configurée pour entraîner, en réponse à un mode de réinitialisation de réseau activé, chacune des première et seconde bornes de l'amplificateur de détection à une tension de précharge de ligne de bits qui correspond à une valeur de bit à écrire dans des cellules de mémoire respectives associées à chacune des première et seconde lignes de bit.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)