Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018201748) TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE PRÉPARATION, SUBSTRAT DE RÉSEAU ET SON PROCÉDÉ DE PRÉPARATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/201748 N° de la demande internationale : PCT/CN2018/071310
Date de publication : 08.11.2018 Date de dépôt international : 04.01.2018
CIB :
H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventeurs :
盖翠丽 GAI, Cuili; CN
王玲 WANG, Ling; CN
张保侠 ZHANG, Baoxia; CN
Mandataire :
北京市柳沈律师事务所 LIU, SHEN & ASSOCIATES; 中国北京市 海淀区彩和坊路10号1号楼10层 10th Floor, Building 1, 10 Caihefang Road, Haidian District Beijing 100080, CN
Données relatives à la priorité :
201710311944.405.05.2017CN
Titre (EN) THIN FILM TRANSISTOR AND PREPARATION METHOD THEREFOR, ARRAY SUBSTRATE AND PREPARATION METHOD THEREFOR
(FR) TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE PRÉPARATION, SUBSTRAT DE RÉSEAU ET SON PROCÉDÉ DE PRÉPARATION
(ZH) 薄膜晶体管及其制备方法、阵列基板及其制备方法
Abrégé :
(EN) A thin film transistor and a preparation method therefor, an array substrate and a preparation method therefor. The thin film transistor comprises: a base substrate (100), as well as a metal light-shielding layer (200) and a first active layer (500), which are located on the base substrate (100); a spacer layer (400) which is located between the first active layer (500) and the metal light-shielding layer (200); the first active layer (500) comprises a channel region (530), and the spacer layer (400) is located between the channel region (530) and the metal light-shielding layer (200). The spacer layer (400) may increase a spacing distance between the channel region (530) of the first active layer (500) and the metal light-shielding layer (200) so as to alleviate or eliminate the problem of parasitic capacitance between the channel region (530) of the first active layer (500) and the metal light-shielding layer (200), which may thus improve the electrical performance of the thin film transistor.
(FR) L'invention concerne un transistor à couches minces et son procédé de préparation, un substrat de réseau et son procédé de préparation. Le transistor à couches minces comprend : un substrat de base (100), ainsi qu'une couche de protection contre la lumière métallique (200) et une première couche active (500), qui sont situées sur le substrat de base (100); une couche d'espacement (400) qui est située entre la première couche active (500) et la couche de protection contre la lumière métallique (200); la première couche active (500) comprend une région de canal (530), et la couche d'espacement (400) est située entre la région de canal (530) et la couche de protection contre la lumière métallique (200). La couche d'espacement (400) peut augmenter une distance d'espacement entre la région de canal (530) de la première couche active (500) et la couche de protection contre la lumière métallique (200) de façon à atténuer ou éliminer le problème de capacité parasite entre la région de canal (530) de la première couche active (500) et de la couche de protection contre la lumière métallique (200), ce qui peut ainsi améliorer les performances électriques du transistor à couches minces.
(ZH) 一种薄膜晶体管及其制备方法、阵列基板及其制备方法。该薄膜晶体管包括:衬底基板(100)以及位于衬底基板(100)上的金属遮光层(200)和第一有源层(500);位于第一有源层(500)和金属遮光层(200)之间的间隔层(400);第一有源层(500)包括沟道区(530),间隔层(400)位于沟道区(530)和金属遮光层(200)之间。间隔层(400)可以增加第一有源层(500)的沟道区(530)与金属遮光层(200)之间的间隔距离,以缓解或消除第一有源层(500)的沟道区(530)与金属遮光层(200)之间的寄生电容问题,可以提高薄膜晶体管的电学性能。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)