Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018199601) TRANCHE MONTÉE SUR UN CAPTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/199601 N° de la demande internationale : PCT/KR2018/004753
Date de publication : 01.11.2018 Date de dépôt international : 24.04.2018
CIB :
H01L 21/66 (2006.01) ,H01L 21/67 (2006.01) ,H01L 21/02 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
66
Essai ou mesure durant la fabrication ou le traitement
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
67
Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
Déposants :
(주)에스엔텍 SNTEK CO., LTD [KR/KR]; 경기도 수원시 권선구 산업로155번길 187(고색동) (gosaek-dong)187, Saneop-ro 155beon-gil Gwonseon-gu, Suwon-si Gyeonggi-do 16648, KR
Inventeurs :
배정운 BAE, Jeong Woon; KR
Mandataire :
전상구 CHUN, Sang Koo; KR
Données relatives à la priorité :
10-2017-005516028.04.2017KR
10-2017-005740308.05.2017KR
Titre (EN) SENSOR-MOUNTED WAFER
(FR) TRANCHE MONTÉE SUR UN CAPTEUR
(KO) 센서 탑재 웨이퍼
Abrégé :
(EN) The present invention relates to a sensor-mounted wafer having a shape in which wafers are bonded so as to support processes performed in different temperature conditions while sensor circuits for monitoring a semiconductor process are mounted therein, and comprises: a lower portion first wafer having at least one recess; and an upper portion second wafer having at least one recess and bonded to the first wafer, wherein the first wafer includes: a first recess; a first insulating film formed on the inside of the first recess and the upper surface of the first wafer; a first electrode formed, from one side of the upper surface of the first wafer, on the first insulating film over a one side inner wall of the first recess and one side of the bottom surface thereof; a second electrode spaced from the first electrode on the bottom surface of the first recess and formed, from the other side of the upper surface of the first wafer, on the first insulating film over the other side inner wall of the first recess and the other side of the bottom surface thereof; and a first sensor circuit making electrical contact with the first electrode and the second electrode on the bottom surface of the first recess.
(FR) La présente invention concerne une tranche montée sur capteur ayant une forme dans laquelle des tranches sont liées de façon à supporter des processus effectués dans différentes conditions de température tandis que des circuits de capteur pour surveiller un processus de semi-conducteurs sont montés à l'intérieur de celles-ci, et comprend : une première tranche de partie inférieure ayant au moins un évidement; et une seconde tranche de partie supérieure ayant au moins un évidement et liée à la première tranche, la première tranche comprenant : un premier évidement; un premier film isolant formé sur l'intérieur du premier évidement et la surface supérieure de la première tranche; une première électrode formée, d'un côté de la surface supérieure de la première tranche, sur le premier film isolant sur une paroi interne latérale du premier évidement et un côté de la surface inférieure de celui-ci; une seconde électrode espacée de la première électrode sur la surface inférieure du premier évidement et formée, de l'autre côté de la surface supérieure de la première tranche, sur le premier film isolant sur l'autre paroi interne latérale du premier évidement et l'autre côté de la surface inférieure de celui-ci; et un premier circuit de capteur établissant un contact électrique avec la première électrode et la seconde électrode sur la surface inférieure du premier évidement.
(KO) 본 발명은 반도체공정 모니터링을 위한 센서회로들을 내부에 탑재하면서도 서로 다른 온도 조건에서 실시되는 공정을 지원하도록 웨이퍼들이 본딩된 형태를 가지는 센서 탑재 웨이퍼에 관한 것으로, 적어도 하나의 리세스를 구비하는 하부의 제1웨이퍼와, 적어도 하나의 리세스를 구비하며 상기 제1웨이퍼에 본딩되는 상부의 제2웨이퍼로 구성되되, 상기 제1웨이퍼는 제1리세스(1st recess)와, 상기 제1리세스의 내측 및 상기 제1웨이퍼의 상부면에 형성되는 제1절연막과, 상기 제1웨이퍼의 상부면 일측에서부터 상기 제1리세스의 일측 내벽 및 바닥면의 일측에 걸쳐서 상기 제1절연막 상에 형성되는 제1전극과, 상기 제1리세스의 바닥면에서 상기 제1전극과 이격되면서 상기 제1웨이퍼의 상부면 타측에서부터 상기 제1리세스의 타측 내벽 및 바닥면의 타측에 걸쳐 상기 제1절연막 상에 형성되는 제2전극과, 상기 제1리세스의 바닥면에서 상기 제1전극과 상기 제2전극에 전기적으로 접촉되는 제1센서회로를 구비하는 것이다.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : coréen (KO)
Langue de dépôt : coréen (KO)