Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018198990) COMPOSANT ÉLECTRONIQUE ET DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/198990 N° de la demande internationale : PCT/JP2018/016373
Date de publication : 01.11.2018 Date de dépôt international : 20.04.2018
CIB :
H01L 23/12 (2006.01) ,H01L 23/36 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
34
Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température
36
Emploi de matériaux spécifiés ou mise en forme, en vue de faciliter le refroidissement ou le chauffage, p.ex. dissipateurs de chaleur
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
07
les dispositifs étant d'un type prévu dans le groupe H01L29/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
18
les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes H01L27/-H01L51/166
Déposants :
ローム株式会社 ROHM CO., LTD. [JP/JP]; 京都府京都市右京区西院溝崎町21番地 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585, JP
Inventeurs :
明田 正俊 AKETA, Masatoshi; JP
Mandataire :
特許業務法人あい特許事務所 AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS; 大阪府大阪市中央区南本町二丁目6番12号 サンマリオンNBFタワー21階 Sun Mullion NBF Tower, 21st Floor, 6-12, Minamihommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410054, JP
Données relatives à la priorité :
2017-08561424.04.2017JP
Titre (EN) ELECTRONIC COMPONENT AND SEMICONDUCTOR DEVICE
(FR) COMPOSANT ÉLECTRONIQUE ET DISPOSITIF À SEMI-CONDUCTEUR
(JA) 電子部品および半導体装置
Abrégé :
(EN) This electronic component comprises: a substrate having a first main surface on one side and a second main surface on the other side; a chip which is disposed on the first main surface of the substrate and which has a first chip main surface on one side and a second chip main surface on the other side and includes a plurality of electrodes formed on the first chip main surface and/or the second chip main surface; a sealing insulating layer which has a sealing main surface opposite to the first main surface of the substrate and which seals the chip on the first main surface of the substrate so that the second main surface of the substrate is exposed; and a plurality of external terminals which are formed penetrating the sealing insulating layer so as to be exposed from the sealing main surface of the sealing insulating layer and which are electrically connected to the plurality of electrodes on the chip.
(FR) L'invention concerne un composant électronique comprenant : un substrat ayant une première surface principale sur un côté et une seconde surface principale sur l'autre côté; une puce qui est disposée sur la première surface principale du substrat et qui a une première surface principale de puce sur un côté et une seconde surface principale de puce sur l'autre côté et comprend une pluralité d'électrodes formées sur la première surface principale de puce et/ou la seconde surface principale de puce; une couche d'isolation étanche qui a une surface principale d'étanchéité opposée à la première surface principale du substrat et qui scelle la puce sur la première surface principale du substrat de telle sorte que la seconde surface principale du substrat est exposée; et une pluralité de bornes externes qui sont formées dans la couche d'isolation étanche de façon à être exposées à partir de la surface principale d'étanchéité de la couche d'isolation étanche et qui sont électroconnectées à la pluralité d'électrodes sur la puce.
(JA) 電子部品は、一方側の第1主面および他方側の第2主面を有する基板と、一方側の第1チップ主面および他方側の第2チップ主面、ならびに、前記第1チップ主面および/または前記第2チップ主面に形成された複数の電極を有し、前記基板の前記第1主面に配置されたチップと、前記基板の前記第2主面を露出させるように前記基板の前記第1主面の上で前記チップを封止し、前記基板の前記第1主面に対向する封止主面を有する封止絶縁層と、前記封止絶縁層の前記封止主面から露出するように前記封止絶縁層を貫通して形成され、前記チップの前記複数の電極にそれぞれ電気的に接続された複数の外部端子と、を含む。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)