Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018198814) DISPOSITIF À SEMI-CONDUCTEURS, PROCÉDÉ DE FABRICATION, ÉLÉMENT D'IMAGERIE, ET ÉQUIPEMENT ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/198814 N° de la demande internationale : PCT/JP2018/015471
Date de publication : 01.11.2018 Date de dépôt international : 13.04.2018
CIB :
H01L 21/3205 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01) ,H01L 27/146 (2006.01)
[IPC code unknown for H01L 21/3205][IPC code unknown for H01L 21/768][IPC code unknown for H01L 23/522][IPC code unknown for H01L 27/146]
Déposants :
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Inventeurs :
津川 英信 TSUGAWA Hidenobu; JP
Mandataire :
西川 孝 NISHIKAWA Takashi; JP
稲本 義雄 INAMOTO Yoshio; JP
Données relatives à la priorité :
2017-08959928.04.2017JP
Titre (EN) SEMICONDUCTOR DEVICE, MANUFACTURING METHOD, IMAGING ELEMENT, AND ELECTRONIC EQUIPMENT
(FR) DISPOSITIF À SEMI-CONDUCTEURS, PROCÉDÉ DE FABRICATION, ÉLÉMENT D'IMAGERIE, ET ÉQUIPEMENT ÉLECTRONIQUE
(JA) 半導体デバイス、製造方法、撮像素子、および電子機器
Abrégé :
(EN) The present invention pertains to a semiconductor device, a manufacturing method, an imaging element, and electronic equipment with which it is possible to reduce the number of steps for manufacturing a laminated structure in which two or more semiconductor substrates are laminated. The semiconductor device has a laminated structure in which there are laminated at least a first semiconductor substrate in which a first wiring layer is laminated on a first semiconductor layer, and a second semiconductor substrate in which a second wiring layer is laminated on a second semiconductor layer. The first semiconductor substrate and the second semiconductor substrate are electrically connected, and a through-via that passes through at least the first semiconductor layer is formed inside an embedded oxide film that is formed when performing element isolation of a semiconductor element formed on the first semiconductor layer. This technology can be applied, e.g., to a lamination-type semiconductor device.
(FR) La présente invention concerne un dispositif à semi-conducteurs, un procédé de fabrication, un élément d'imagerie et un équipement électronique permettant de réduire le nombre d'étapes de fabrication d'une structure stratifiée dans laquelle au moins deux substrats semi-conducteurs sont stratifiés. Le dispositif à semi-conducteurs présente une structure stratifiée dans laquelle sont stratifiés au moins un premier substrat semi-conducteur dans lequel une première couche de câblage est stratifiée sur une première couche semi-conductrice, et un second substrat semi-conducteur dans lequel une seconde couche de câblage est stratifiée sur une seconde couche semi-conductrice. Les premier et second substrats semi-conducteurs sont électriquement connectés, et un trou d'interconnexion traversant au moins la première couche semi-conductrice est formé dans un film d'oxyde intégré formé lors de la réalisation d'une isolation d'élément d'un élément semi-conducteur formé sur la première couche semi-conductrice. La présente invention peut être appliquée, par exemple, à un dispositif à semi-conducteurs du type stratifié.
(JA) 本開示は、2枚以上の半導体基板を積層した積層構造における製造工程の削減を図ることができるようにする半導体デバイス、製造方法、撮像素子、および電子機器に関する。 半導体デバイスは、第1の半導体層に第1の配線層が積層された第1の半導体基板、および、第2の半導体層に第2の配線層が積層された第2の半導体基板が少なくとも積層された積層構造とされる。そして、第1の半導体基板と第2の半導体基板とを電気的に接続し、少なくとも第1の半導体層を貫通する貫通ビアが、第1の半導体層に形成される半導体素子の素子分離を行うときに形成される埋め込み酸化膜内に形成される。本技術は、例えば、積層型の半導体デバイスに適用できる。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)