Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018198747) DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/198747 N° de la demande internationale : PCT/JP2018/014994
Date de publication : 01.11.2018 Date de dépôt international : 10.04.2018
CIB :
H01L 25/07 (2006.01) ,H01L 21/52 (2006.01) ,H01L 21/60 (2006.01) ,H01L 25/18 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
07
les dispositifs étant d'un type prévu dans le groupe H01L29/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
52
Montage des corps semi-conducteurs dans les conteneurs
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60
Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
18
les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes H01L27/-H01L51/166
Déposants :
株式会社 日立パワーデバイス HITACHI POWER SEMICONDUCTOR DEVICE, LTD. [JP/JP]; 茨城県日立市大みか町五丁目2番2号 2-2, Omika-cho 5-chome, Hitachi-shi, Ibaraki 3191221, JP
Inventeurs :
紺野 哲豊 KONNO Akitoyo; JP
Mandataire :
戸田 裕二 TODA Yuji; JP
Données relatives à la priorité :
2017-08824327.04.2017JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé :
(EN) Provided is a semiconductor device allowing the reliability of the junction between a power semiconductor chip and a wiring to be improved. The semiconductor device comprises: a power semiconductor chip; an insulated substrate having a circuit wiring pattern and joined to the power semiconductor chip via a first joining layer; a layered metal plate joined to a surface electrode of the power semiconductor chip via a second joining layer; a wire joined to the layered metal plate; and a heat dissipation base whereto the insulated substrate is joined. The layered metal plate is formed by layering a first metal layer, and a third metal layer, with a second metal layer sandwiched therebetween. The second metal layer is thicker than the first metal layer and the third metal layer, and has a smaller thermal expansion coefficient than those of the first metal layer and the third metal layer.
(FR) L'invention concerne un dispositif à semi-conducteur permettant d'améliorer la fiabilité de la jonction entre une puce semi-conductrice de puissance et un câblage. Le dispositif à semi-conducteur comprend : une puce semi-conductrice de puissance; un substrat isolé ayant un motif de câblage de circuit et relié à la puce semi-conductrice de puissance par l'intermédiaire d'une première couche de jonction; une plaque métallique stratifiée jointe à une électrode de surface de la puce semi-conductrice de puissance par l'intermédiaire d'une seconde couche de jonction; un fil relié à la plaque métallique stratifiée; et une base de dissipation de chaleur sur laquelle le substrat isolé est joint. La plaque métallique stratifiée est formée par stratification d'une première couche métallique et d'une troisième couche métallique, une seconde couche métallique étant prise en sandwich entre elles. La seconde couche métallique est plus épaisse que la première couche métallique et la troisième couche métallique, et présente un coefficient de dilatation thermique plus petit que ceux de la première couche métallique et de la troisième couche métallique.
(JA) パワー半導体チップと配線との接合の信頼性を向上することができる半導体装置を提供する。パワー半導体チップと、回路配線パターンを有しパワー半導体チップと第1の接合層で接合された絶縁基板と、パワー半導体チップの表面電極と第2の接合層により接合された積層金属板と、積層金属板に接合されたワイヤーと、絶縁基板が接合された放熱ベースとを備え、積層金属板は、第1金属層、第3金属層、及び、これらの金属層に挟まれた第2金属層が積層されて成り、第2金属層は、第1金属層及び第3金属層よりも厚く、かつ第1金属層及び第3金属層よりも熱膨張係数が小さい、半導体装置を構成する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)