Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018198330) DISPOSITIF DE CONDENSATEUR ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/198330 N° de la demande internationale : PCT/JP2017/016977
Date de publication : 01.11.2018 Date de dépôt international : 28.04.2017
CIB :
H01L 21/822 (2006.01) ,H01L 27/04 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
Déposants :
ゼンテルジャパン株式会社 ZENTEL JAPAN CORPORATION [JP/JP]; 東京都港区新橋六丁目21番3号 21-3, Shimbashi 6-chome, Minato-ku, Tokyo 1050004, JP
Inventeurs :
原口 大 HARAGUCHI, Masaru; JP
藤石 義隆 FUJIISHI, Yoshitaka; JP
Mandataire :
鮫島 睦 SAMEJIMA, Mutsumi; JP
川端 純市 KAWABATA, Junichi; JP
Données relatives à la priorité :
Titre (EN) CAPACITOR DEVICE AND MANUFACTURING METHOD THEREFOR
(FR) DISPOSITIF DE CONDENSATEUR ET SON PROCÉDÉ DE FABRICATION
(JA) キャパシタ装置とその製造方法
Abrégé :
(EN) In the present invention, lower electrodes (101, 102) are disposed at a period d1 in an X direction and at a period d2 in a Y direction. Upper electrodes (102) are disposed so as to be shifted by half the length of the period (d1) in the X direction with respect to the lower electrodes (101), and are disposed so as to be shifted by half the length of the period (d2) in the Y direction with respect to the lower electrodes (101). Each pair of a lower electrode (101) and an upper electrode (102), which face each other and capacitively couple with each other, form a capacitor cell (C). Cell terminals (103, 104) are disposed at the period (d1) in the X direction, disposed at the period (d2) in the Y direction, and respectively electrically connected to the lower electrodes (101) and the upper electrodes (102). The cell terminals (104) are disposed so as to be shifted by half the length of the period (d1) in the X direction with respect to the cell terminals (103), and are disposed so as to be shifted by half the length of the period (d2) in the Y direction with respect to the cell terminals (103).
(FR) Dans la présente invention, des électrodes inférieures (101, 102) sont disposées à une période d1 dans une direction X et à une période d2 dans une direction Y. Des électrodes supérieures (102) sont disposées de manière à être décalées de la moitié de la longueur de la période (d1) dans la direction X par rapport aux électrodes inférieures (101), et sont disposées de manière à être décalées de la moitié de la longueur de la période (d2) dans la direction Y par rapport aux électrodes inférieures (101). Chaque paire d'une électrode inférieure (101) et d'une électrode supérieure (102), qui se font face et se couplent de manière capacitive l'une à l'autre, forment une cellule de condensateur (C). Des bornes de cellule (103, 104) sont disposées à la période (d1) dans la direction X, sont disposées à la période (d2) dans la direction Y, et sont respectivement connectées électriquement aux électrodes inférieures (101) et aux électrodes supérieures (102). Les bornes de cellule (104) sont disposées de manière à être décalées de la moitié de la longueur de la période (d1) dans la direction X par rapport aux bornes de cellule (103), et sont disposées de manière à être décalées de la moitié de la longueur de la période (d2) dans la direction Y par rapport aux bornes de cellule (103).
(JA) 各下側電極(101,102)は、X方向に周期d1で配置され、Y方向に周期d2で配置される。各上側電極(102)は、各下側電極(101)に対して、X方向に周期(d1)の長さの半分だけずらして配置され、Y方向に周期(d2)の長さの半分だけずらして配置される。互いに対向して容量的に結合する各一対の下側電極(101)及び上側電極(102)はキャパシタセル(C)を形成する。各セル端子(103,104)は、X方向に周期(d1)で配置され、Y方向に周期(d2)で配置され、各下側電極(101)及び各上側電極(102)にそれぞれ電気的に接続される。各セル端子(104)は、各セル端子(103)に対して、X方向に周期(d1)の長さの半分だけずらして配置され、Y方向に周期(d2)の長さの半分だけずらして配置される。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)