Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018196378) PANNEAU D'AFFICHAGE, CIRCUIT D'ATTAQUE DE PIXEL ET PROCÉDÉ D'ATTAQUE ASSOCIÉ
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/196378 N° de la demande internationale : PCT/CN2017/113911
Date de publication : 01.11.2018 Date de dépôt international : 30.11.2017
CIB :
G09G 3/3225 (2016.01)
[IPC code unknown for G09G 3/3225]
Déposants :
深圳市华星光电半导体显示技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区公明街道塘明大道9-2号 No. 9-2, Tangming Rd, Gongming Street Guangming New District Shenzhen, Guangdong 518132, CN
Inventeurs :
陈小龙 CHEN, Xiaolong; CN
温亦谦 WEN, Yi-Chien; CN
周明忠 JOU, Ming-Jong; CN
Mandataire :
广州三环专利商标代理有限公司 SCIHEAD IP LAW FIRM; 中国广东省广州市 越秀区先烈中路80号汇华商贸大厦1508室 Room 1508, Huihua Commercial & Trade Building No. 80, XianLie Zhong Road, Yuexiu District Guangzhou, Guangdong 510070, CN
Données relatives à la priorité :
201710297657.228.04.2017CN
Titre (EN) DISPLAY PANEL, PIXEL DRIVING CIRCUIT AND DRIVING METHOD THEREFOR
(FR) PANNEAU D'AFFICHAGE, CIRCUIT D'ATTAQUE DE PIXEL ET PROCÉDÉ D'ATTAQUE ASSOCIÉ
(ZH) 显示面板、像素驱动电路及其驱动方法
Abrégé :
(EN) A pixel driving circuit, a pixel driving method and a display panel, the pixel driving circuit comprising a driving transistor (T0), a first switch (T1), a second switch (T2), a third switch (T3), a fourth switch (T4), a first capacitor (C1), a second capacitor (C2), an initial voltage signal terminal (VINI), a data voltage signal terminal (VDATA), a reset voltage signal terminal (VREF) and a driving voltage signal terminal (OVDD). The driving transistor is provided with a gate terminal (g), a source terminal (s) and a drain terminal (d). The first capacitor (C1) is connected between the source terminal (s) and the gate terminal (g), and the second capacitor (C2) is connected to the source terminal (s) and a charging voltage terminal (n) which is connected to the reset voltage signal terminal (VREF) and the data voltage signal terminal (VDATA) respectively by means of the first switch (T1) and the second switch (T2). The drain terminal (d) is connected to the driving voltage signal terminal (OVDD) by means of the third switch (T3), and the gate terminal (g) is connected to the initial voltage signal terminal (VINI) by means of the fourth switch (T4). Also provided are a pixel driving method and a display panel.
(FR) L'invention concerne un circuit d'attaque de pixel, un procédé d'attaque de pixel et un panneau d'affichage, le circuit d'attaque de pixel comprenant un transistor d'attaque (T0), un premier commutateur (T1), un deuxième commutateur (T2), un troisième commutateur (T3), un quatrième commutateur (T4), un premier condensateur (C1), un second condensateur (C2), une borne de signal de tension initiale (VINI), une borne de signal de tension de données (VDATA), une borne de signal de tension de retour (VREF) et une borne de signal de tension d'attaque (OVDD). Le transistor d'attaque comporte une borne de gâchette (g), une borne de source (s) et une borne de drain (d). Le premier condensateur (C1) est connecté entre la borne de source (s) et la borne de gâchette (g), et le second condensateur (C2) est connecté à la borne de source (s) et à une borne de tension de charge (n) qui est connectée à la borne de signal de tension de retour (VREF) et à la borne de signal de tension de données (VDATA) au moyen, respectivement, du premier commutateur (T1) et du deuxième commutateur (T2). La borne de drain (d) est connectée à la borne de signal de tension d'attaque (OVDD) au moyen du troisième commutateur (T3), et la borne de gâchette (g) est connectée à la borne de signal de tension initiale (VINI) au moyen du quatrième commutateur (T4). L'invention concerne également un procédé d'attaque de pixel et un panneau d'affichage.
(ZH) 一种像素驱动电路以及一种像素驱动方法和显示面板,像素驱动电路,包括驱动晶体管(T0)、第一开关(T1)、第二开关(T2)、第三开关(T3)、第四开关(T4)、第一电容(C1)、第二电容(C2)、初始电压信号端(VINI)、数据电压信号端(VDATA)、复位电压信号端(VREF)和驱动电压信号端(OVDD)。驱动晶体管设有栅极端(g)、源极端(s)和漏极端(d)。第一电容(C1)连接于源极端(s)和栅极端(g)之间,第二电容(C2)连接于源极端(s)和充电电压端(n),充电电压端(n)通过第一开关(T1)和第二开关(T2)分别连接于复位电压信号端(VREF)和数据电压信号端(VDATA)。漏极端(d)通过第三开关(T3)连接于驱动电压信号端(OVDD),栅极端(g)通过第四开关(T4)连接于初始电压信号端(VINI)。以及一种像素驱动方法和显示面板。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)