WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018183453) PROCÉDÉS D'INTERCONNEXION POUR UNE INTÉGRATION 2,5D ET 3D À HAUTE DENSITÉ
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/183453 N° de la demande internationale : PCT/US2018/024778
Date de publication : 04.10.2018 Date de dépôt international : 28.03.2018
CIB :
H01L 23/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
Déposants : XILINX, INC.[US/US]; Attn: Legal Dept. 2100 Logic Drive San Jose, CA 95124, US
Inventeurs : GANDHI, Jaspreet, Singh; US
RAMALINGAM, Suresh; US
LIU, Henley; US
Mandataire : HSU, Frederick; US
PARANDOOSH, David, A.; US
LIU, Justin; US
Données relatives à la priorité :
15/473,29429.03.2017US
Titre (EN) METHODS OF INTERCONNECT FOR HIGH DENSITY 2.5D AND 3D INTEGRATION
(FR) PROCÉDÉS D'INTERCONNEXION POUR UNE INTÉGRATION 2,5D ET 3D À HAUTE DENSITÉ
Abrégé :
(EN) Methods and apparatus are described for enabling copper-to-copper (Cu-Cu) bonding at reduced temperatures (e.g., at most 200°C) by significantly reducing Cu oxide formation. These techniques provide for faster cycle time and entail no extraordinary measures (e.g., forming gas). Such techniques may also enable longer queue (Q) or staging times. One example semiconductor structure (100) generally includes a semiconductor layer (102), an adhesion layer (104) disposed above the semiconductor layer (102), an anodic metal layer (106) disposed above the adhesion layer (104), and a cathodic metal layer (108) disposed above the anodic metal layer (106). An oxidation potential of the anodic metal layer (106) may be greater than an oxidation potential of the cathodic metal layer (108). Such a semiconductor structure (100) may be utilized in fabricating IC packages (300, 400) implementing 2.5D or 3D integration.
(FR) L'invention concerne des procédés et un appareil permettant une liaison cuivre-cuivre (Cu-Cu) à des températures réduites (par exemple, au plus 200 °C) par réduction significative de la formation d'oxyde de cuivre. Lesdites techniques permettent d'obtenir un temps de cycle plus rapide et ne nécessitent pas de mesures extraordinaires (par exemple, formation de gaz). De telles techniques peuvent également permettre des temps plus longs de file d'attente (Q) ou d'échelonnement. À titre d'exemple, une structure semi-conductrice (100) comprend généralement une couche semi-conductrice (102), une couche d'adhérence (104) disposée au-dessus de la couche semi-conductrice (102), une couche métallique anodique (106) disposée au-dessus de la couche d'adhérence (104) et une couche métallique cathodique (108) disposée au-dessus de la couche métallique anodique (106). Un potentiel d'oxydation de la couche métallique anodique (106) peut être supérieur à un potentiel d'oxydation de la couche métallique cathodique (108). Une telle structure semi-conductrice (100) peut être utilisée dans la fabrication de boîtiers de CI (300, 400) mettant en œuvre une intégration 2,5D ou 3D.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)