Recherche dans les collections de brevets nationales et internationales

1. (WO2018182729) CO-INTÉGRATION DE TECHNOLOGIES DE MÉMOIRE SUR PUCE

Pub. No.:    WO/2018/182729    International Application No.:    PCT/US2017/025549
Publication Date: Fri Oct 05 01:59:59 CEST 2018 International Filing Date: Sat Apr 01 01:59:59 CEST 2017
IPC: H01L 27/108
H01L 27/11
Applicants: INTEL CORPORATION
Inventors: PILLARISETTY, Ravi
LE, Van, H.
DEWEY, Gilbert
SHARMA, Abhishek, A.
SHIVARAMAN, Shriram
Title: CO-INTÉGRATION DE TECHNOLOGIES DE MÉMOIRE SUR PUCE
Abstract:
La présente invention concerne un appareil à circuit intégré, comportant : un premier réseau de mémoire comprenant une pluralité de cellules dans une première zone sur un substrat, chaque cellule de la pluralité de cellules comprenant un élément programmable et un transistor d'accès, le transistor d'accès présentant un corps comprenant une première zone de diffusion sur laquelle est disposée une seconde zone de diffusion et qui sont séparées par un canal ; et un second réseau de mémoire comprenant une pluralité de cellules dans une seconde zone sur le substrat, chaque cellule de la pluralité de cellules comprenant un élément programmable et un transistor d'accès. Selon l'invention, un procédé de formation d'un circuit intégré consiste : à former un premier réseau de mémoire comprenant une pluralité de cellules dans une première zone d'un substrat, chaque cellule de la pluralité de cellules comprenant un élément programmable et un transistor d'accès ; puis à former un second réseau de mémoire comprenant une pluralité de cellules dans une seconde zone sur le substrat.