Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018182685) STRUCTURES DE CANAL CMOS EN GERMANIUM À CONFINEMENT QUANTIQUE OPTIMISÉ ET À FONCTIONNEMENT À TENSION DE SEUIL MULTIPLE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/182685 N° de la demande internationale : PCT/US2017/025355
Date de publication : 04.10.2018 Date de dépôt international : 31.03.2017
CIB :
H01L 27/092 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/04 (2006.01) ,H01L 29/16 (2006.01) ,H01L 29/161 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
08
comprenant uniquement des composants semi-conducteurs d'un seul type
085
comprenant uniquement des composants à effet de champ
088
les composants étant des transistors à effet de champ à porte isolée
092
Transistors à effet de champ métal-isolant-semi-conducteur complémentaires
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
04
caractérisés par leur structure cristalline, p.ex. polycristalline, cubique ou à orientation particulière des plans cristallins
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
12
caractérisés par les matériaux dont ils sont constitués
16
comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du quatrième groupe de la classification périodique, sous forme non combinée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
12
caractérisés par les matériaux dont ils sont constitués
16
comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du quatrième groupe de la classification périodique, sous forme non combinée
161
comprenant plusieurs des éléments prévus en H01L29/1672
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95054, US
Inventeurs :
KIM, Raseong; US
AVCI, Uygar, E.; US
YOUNG, Ian, A.; US
Mandataire :
BRASK, Justin, K.; US
Données relatives à la priorité :
Titre (EN) GERMANIUM CMOS CHANNEL STRUCTURES WITH OPTIMIZED QUANTUM CONFINEMENT AND MULTIPLE THRESHOLD VOLTAGE OPERATION
(FR) STRUCTURES DE CANAL CMOS EN GERMANIUM À CONFINEMENT QUANTIQUE OPTIMISÉ ET À FONCTIONNEMENT À TENSION DE SEUIL MULTIPLE
Abrégé :
(EN) Embodiments are generally directed to Germanium CMOS (Complementary Metal-Oxide Semiconductor) structures with optimized quantum confinement and multiple threshold voltage operation. An embodiment of a CMOS device includes one or both of: one or more nMOS devices (n-type MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors)) or one or more pMOS devices (p-type MOSFETs). Each of each of the one or more nMOS devices or one or more pMOS devices includes a Germanium or Germanium alloy channel, a quantum confined channel structure, an optimum crystal orientation for the quantum confined channel structure, and a plurality of threshold voltage options.
(FR) Certains modes de réalisation de l'invention concernent d'une manière générale des structures CMOS (Semi-conducteur complémentaire à l'oxyde de métal) en germanium à confinement quantique optimisé et à fonctionnement à tension de seuil multiple. Un mode de réalisation d'un dispositif CMOS comprend au moins un dispositif nMOS (MOSFET (Transistor à effet de champ à grille métal-oxyde) de type n) et/ou au moins un dispositif pMOS (MOSFET de type p). Chacun desdits dispositifs nMOS ou pMOS comprend un canal d'un alliage de germanium ou en germanium, une structure de canal confiné quantique, une orientation cristalline optimale destinée à la structure de canal confiné quantique, et une pluralité d'options de tension de seuil.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)