Recherche dans les collections de brevets nationales et internationales

1. (WO2018182618) TRANSISTORS FAISANT APPEL À UNE COUCHE D'ARRÊT DE GRAVURE À BASE DE CARBONE PERMETTANT DE PRÉSERVER UN MATÉRIAU DE SOURCE/DRAIN PENDANT UNE GRAVURE DE TRANCHÉE DE CONTACT

Pub. No.:    WO/2018/182618    International Application No.:    PCT/US2017/025017
Publication Date: Fri Oct 05 01:59:59 CEST 2018 International Filing Date: Fri Mar 31 01:59:59 CEST 2017
IPC: H01L 29/78
H01L 29/417
H01L 29/08
H01L 29/66
H01L 27/088
H01L 21/8234
Applicants: INTEL CORPORATION
Inventors: GLASS, Glenn A.
MURTHY, Anand S.
JAMBUNATHAN, Karthik
CHU-KUNG, Benjamin
SUNG, Seung Hoon
KAVALIEROS, Jack T.
GHANI, Tahir
Title: TRANSISTORS FAISANT APPEL À UNE COUCHE D'ARRÊT DE GRAVURE À BASE DE CARBONE PERMETTANT DE PRÉSERVER UN MATÉRIAU DE SOURCE/DRAIN PENDANT UNE GRAVURE DE TRANCHÉE DE CONTACT
Abstract:
L'invention concerne des techniques de formation de transistors faisant appel à une couche d'arrêt de gravure (ESL) à base de carbone permettant de préserver un matériau de source et drain (S/D) pendant un traitement de gravure de tranchée de contact. Selon l'invention, des couches à base de carbone peuvent offrir une résistance accrue à un traitement de gravure, de telle sorte que le recours à une ESL à base de carbone sur un matériau S/D peut préserver ledit matériau pendant un traitement de gravure de tranchée de contact. Cela est dû aux couches à base de carbone qui permettent d'assurer une sélectivité de gravure plus solide (par exemple, plus sélective) pendant un traitement de gravure de tranchée de contact que le matériau S/D qu'il préserve (par exemple, du Si, SiGe, Ge, un matériau semi-conducteur du groupe III-V) et autres couches d'arrêt de gravure (par exemple, des couches d'arrêt de gravure à base de matériau isolant). Le recours à une ESL à base de carbone permet à une région S/D donnée de faire saillie depuis un matériau d'isolation de tranchée peu profonde (STI) avant un dépôt de métal de contact, ce qui permet d'obtenir une plus grande surface de contact avec la région S/D donnée, améliorant ainsi les performances du transistor.