Recherche dans les collections de brevets nationales et internationales

1. (WO2018182617) TRANSISTORS UTILISANT UN DÉPÔT NON SÉLECTIF DE MATÉRIAU SOURCE/DRAIN

Pub. No.:    WO/2018/182617    International Application No.:    PCT/US2017/025012
Publication Date: Fri Oct 05 01:59:59 CEST 2018 International Filing Date: Fri Mar 31 01:59:59 CEST 2017
IPC: H01L 29/78
H01L 29/417
H01L 29/08
H01L 29/66
H01L 27/088
H01L 21/8234
Applicants: INTEL CORPORATION
Inventors: JAMBUNATHAN, Karthik
MADDOX, Scott J.
JHAVERI, Ritesh
PATEL, Pratik A.
LIAO, Szuya S.
MURTHY, Anand S.
GHANI, Tahir
Title: TRANSISTORS UTILISANT UN DÉPÔT NON SÉLECTIF DE MATÉRIAU SOURCE/DRAIN
Abstract:
L'invention concerne des techniques de formation de transistors utilisant un dépôt non sélectif de matériau de source et de drain (S/D). Le dépôt non sélectif de matériau S/D offre une multitude d'avantages sur seulement le dépôt sélectif du matériau S/D, de manière à pouvoir atteindre une activation de dopant relativement plus élevée, des profils de dopant plus rapides et une meilleure contrainte de canal, par exemple. Pour obtenir de manière sélective une retenue de matériau S/D déposé de manière non sélective uniquement dans les régions S/D d'un transistor (et non dans d'autres emplacements qui conduiraient à court-circuiter électriquement le dispositif, et par conséquent, à une défaillance de dispositif), les techniques décrites ici utilisent une combinaison de structures d'isolation diélectrique, de matériau de masque dur pouvant être gravé et de processus de gravure sélective (sur la base de différences de vitesses de gravure entre un matériau semi-conducteur monocristallin, un matériau semi-conducteur amorphe et le matériau de masque dur) pour retirer de manière sélective le matériau S/D déposé de manière non sélective, puis retirer de manière sélective le matériau de masque dur, ce qui permet d'obtenir une retenue sélective du matériau semi-conducteur monocristallin déposé de manière non sélective dans les régions S/D.