Recherche dans les collections de brevets nationales et internationales

1. (WO2018182570) AGENCEMENTS DE TRANSISTORS ASYMÉTRIQUES AVEC RÉGIONS DE DRAIN À ESPACEMENT INTELLIGENT

Pub. No.:    WO/2018/182570    International Application No.:    PCT/US2017/024391
Publication Date: Fri Oct 05 01:59:59 CEST 2018 International Filing Date: Wed Mar 29 01:59:59 CEST 2017
IPC: H01L 29/78
H01L 29/66
H01L 29/08
Applicants: INTEL IP CORPORATION
Inventors: GILES, Luis Felipe
Title: AGENCEMENTS DE TRANSISTORS ASYMÉTRIQUES AVEC RÉGIONS DE DRAIN À ESPACEMENT INTELLIGENT
Abstract:
La présente invention concerne des agencements de transistors ayant des régions de source et de drain asymétriques, et des procédés et des dispositifs associés. Un agencement de transistor donné à titre d'exemple comprend un matériau de canal, un empilement de grille qui comprend une électrode de grille et un diélectrique de grille et est disposé sur une partie du matériau de canal, une région de source adjacente à l'empilement de grille, et une région de drain hautement dopée (HD) qui est décalée par rapport à l'empilement de grille, latéralement et/ou verticalement, d'une distance comprise entre environ 2 et 100 nanomètres, la région de drain HD étant une région d'un matériau semi-conducteur ayant une concentration de dopant supérieure à une concentration de dopant entre la région de drain HD et la région de source. La disposition de la région de drain HD à une distance régulée entre environ 2 et 100 nanomètres à l'opposé de l'empilement de grille permet avantageusement de commander l'apparition de GIDL sans devoir occuper une grande zone de puce pour mettre en œuvre une telle commande.