Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018181766) PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR ET FEUILLE ADHÉSIVE DOUBLE FACE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/181766 N° de la demande internationale : PCT/JP2018/013353
Date de publication : 04.10.2018 Date de dépôt international : 29.03.2018
CIB :
H01L 23/12 (2006.01) ,C09J 7/20 (2018.01) ,C09J 201/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
[IPC code unknown for C09J 7/20]
C CHIMIE; MÉTALLURGIE
09
COLORANTS; PEINTURES; PRODUITS À POLIR; RÉSINES NATURELLES; ADHÉSIFS; COMPOSITIONS NON PRÉVUES AILLEURS; UTILISATIONS DE SUBSTANCES, NON PRÉVUES AILLEURS
J
ADHÉSIFS; ASPECTS NON MÉCANIQUES DES PROCÉDÉS DE COLLAGE EN GÉNÉRAL; PROCÉDÉS DE COLLAGE NON PRÉVUS AILLEURS; EMPLOI DE MATÉRIAUX COMME ADHÉSIFS
201
Adhésifs à base de composés macromoléculaires non spécifiés
Déposants :
リンテック株式会社 LINTEC CORPORATION [JP/JP]; 東京都板橋区本町23番23号 23-23, Honcho, Itabashi-ku, Tokyo 1730001, JP
Inventeurs :
阿久津 高志 AKUTSU, Takashi; JP
岡本 直也 OKAMOTO, Naoya; JP
中山 武人 NAKAYAMA, Takehito; JP
Mandataire :
大谷 保 OHTANI, Tamotsu; JP
有永 俊 ARINAGA, Shun; JP
石原 俊秀 ISHIHARA, Toshihide; JP
Données relatives à la priorité :
2017-07323831.03.2017JP
Titre (EN) SEMICONDUCTOR DEVICE PRODUCTION METHOD AND DOUBLE-SIDED ADHESIVE SHEET
(FR) PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR ET FEUILLE ADHÉSIVE DOUBLE FACE
(JA) 半導体装置の製造方法及び両面粘着シート
Abrégé :
(EN) Provided are: a semiconductor device production method that includes steps (1)-(4) indicated below and that is a method for producing a semiconductor device using a double-sided adhesive sheet comprising, in this order, a first adhesive layer, a non-adhesive substrate containing expandable particles, and a second adhesive layer; and a double-sided adhesive sheet used in the production method. Step (1) is a step in which a rigid support body is attached to the adhesive surface of the second adhesive layer. Step (2) is a step in which a semiconductor chip is placed on part of the adhesive surface of the first adhesive layer. Step (3) is a step in which the semiconductor chip and the adhesive surface of the first adhesive layer on the periphery of the semiconductor chip are covered with a sealing material, the sealing material is cured, and a cured sealing body in which the semiconductor chip is sealed by the cured sealing material is obtained. Step (4) is a step in which the expandable particles are made to expand and the double-sided adhesive sheet is peeled from the cured sealing body. This production method makes it possible to minimize the occurrence of positional displacement of a semiconductor chip in a production process for a fan-out package, has excellent productivity, and yields a semiconductor device having excellent flatness in a rewiring layer formation surface thereof.
(FR) L'invention porte sur un procédé de production d'un dispositif à semi-conducteur, comprenant les étapes (1) à (4) indiquées ci-dessous, ledit procédé étant un procédé de production d'un dispositif à semi-conducteur à l'aide d'une feuille adhésive double face comportant, dans cet ordre, une première couche adhésive, un substrat non adhésif contenant des particules expansibles, et une seconde couche adhésive, et sur une feuille adhésive double face utilisée dans le procédé de production. L'étape (1) consiste à fixer un corps de support rigide sur la surface adhésive de la seconde couche adhésive. L'étape (2) consiste à placer une puce semi-conductrice sur une partie de la surface adhésive de la première couche adhésive. L'étape (3) consiste à recouvrir d'un matériau d'étanchéité la puce semi-conductrice et la surface adhésive de la première couche adhésive sur la périphérie de la puce semi-conductrice, à faire durcir le matériau d'étanchéité, et à obtenir un corps d'étanchéité durci dans lequel la puce semi-conductrice est scellée au moyen du matériau d'étanchéité durci. L'étape (4) consiste à amener les particules expansibles à se dilater puis à décoller la feuille adhésive double face du corps d'étanchéité durci. Ce procédé de production permet de réduire à un minimum l'apparition d'un déplacement de position d'une puce semi-conductrice dans un processus de production d'un boîtier de sortance, présente une excellente productivité et produit un dispositif à semi-conducteur possédant une excellente planéité dans une surface de formation de couche de recâblage correspondante.
(JA) 第1粘着剤層と、膨張性粒子を含み、非粘着性である基材と、第2粘着剤層と、をこの順に有する両面粘着シートを用いて半導体装置を製造する方法であって、下記工程(1)~(4)を有する、半導体装置の製造方法、及び該製造方法に用いられる両面粘着シートである。 工程(1):第2粘着剤層の粘着表面に、硬質支持体を貼付する工程 工程(2):第1粘着剤層の粘着表面の一部に、半導体チップを載置する工程 工程(3):前記半導体チップと、第1粘着剤層の粘着表面のうち、前記半導体チップの周辺部と、を封止材で被覆し、該封止材を硬化させて、前記半導体チップが硬化封止材に封止されてなる硬化封止体を得る工程 工程(4):前記膨張性粒子を膨張させて、前記両面粘着シートを前記硬化封止体から剥離する工程 当該製造方法は、ファンアウト型のパッケージの製造工程における半導体チップの位置ずれの発生を抑制でき、生産性に優れ、得られる半導体装置の再配線層形成面の平坦性に優れる。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)