WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018181076) TABLEAU DE CONNEXIONS ET MODULE ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/181076 N° de la demande internationale : PCT/JP2018/011943
Date de publication : 04.10.2018 Date de dépôt international : 24.03.2018
CIB :
H05K 1/02 (2006.01) ,H05K 1/16 (2006.01) ,H05K 3/46 (2006.01)
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
1
Circuits imprimés
02
Détails
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
1
Circuits imprimés
16
comprenant des composants électriques imprimés incorporés, p.ex. une résistance, un condensateur, une inductance imprimés
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3
Appareils ou procédés pour la fabrication de circuits imprimés
46
Fabrication de circuits multi-couches
Déposants : MURATA MANUFACTURING CO., LTD.[JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Inventeurs : ASAI , Ryota; JP
YAMAMOTO, Issei; JP
Mandataire : KAWAMOTO, Takashi; JP
Données relatives à la priorité :
2017-06194927.03.2017JP
Titre (EN) WIRING BOARD AND ELECTRONIC MODULE
(FR) TABLEAU DE CONNEXIONS ET MODULE ÉLECTRONIQUE
(JA) 配線基板および電子モジュール
Abrégé :
(EN) Provided is a wiring board in which fluctuation of stray capacitance generated between a first electrode and a second electrode when waviness occurs in the wiring board is suppressed. According to the present invention, a plurality of insulating layers 1a-1f are laminated; a first electrode 3 and a second electrode 4 are formed between the same layers while being spaced apart from each other; the thickness of the first electrode 3 is larger than that of the second electrode 4; and when viewed from a direction perpendicular to the laminating direction of the insulating layers 1a-1f, the lower main surface of the first electrode 3 is lower than the lower main surface of the second electrode 4, and the upper main surface of the first electrode 3 is higher than the upper main surface of the second electrode 4.
(FR) L'invention concerne un tableau de connexions dans lequel une fluctuation de capacité parasite, générée entre une première électrode et une seconde électrode lorsqu'une ondulation se produit dans le tableau de connexions, est supprimée. Selon la présente invention, une pluralité de couches isolantes (1a à 1f) sont stratifiées ; une première électrode (3) et une seconde électrode (4) sont formées entre les mêmes couches tout en étant espacées l'une de l'autre ; l'épaisseur de la première électrode (3) est supérieure à celle de la seconde électrode (4) ; et, vues depuis une direction perpendiculaire à la direction de stratification des couches isolantes (1a à 1f), la surface principale inférieure de la première électrode (3) est plus basse la surface principale inférieure de la seconde électrode (4) et la surface principale supérieure de la première électrode (3) est plus haute que la surface principale supérieure de la seconde électrode (4).
(JA) 配線基板にうねりが発生した際における、第1電極と第2電極との間に発生する浮遊容量の変動が抑制された配線基板を提供する。 複数の絶縁体層1a~1fが積層され、同一の層間に間隔を開けて第1電極3と第2電極4とが形成され、第1電極3の厚みは、第2電極4の厚みよりも大きく、絶縁体層1a~1fの積層方向に対して垂直な方向から透視したとき、第1電極3の下側主面は第2電極4の下側主面よりも低く、第1電極3の上側主面は第2電極4の上側主面よりも高くなるようにする。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)