Recherche dans les collections de brevets nationales et internationales

1. (WO2018180228) DISPOSITIF MÉMOIRE

Pub. No.:    WO/2018/180228    International Application No.:    PCT/JP2018/008240
Publication Date: Fri Oct 05 01:59:59 CEST 2018 International Filing Date: Tue Mar 06 00:59:59 CET 2018
IPC: H01L 21/8239
G11C 13/00
H01L 27/105
H01L 45/00
H01L 49/00
Applicants: SONY SEMICONDUCTOR SOLUTIONS CORPORATION
ソニーセミコンダクタソリューションズ株式会社
Inventors: KITAGAWA, Makoto
北川 真
SHIBAHARA, Yoshiyuki
柴原 禎之
TERADA, Haruhiko
寺田 晴彦
MORI, Yotaro
森 陽太郎
Title: DISPOSITIF MÉMOIRE
Abstract:
Selon un mode de réalisation, la présente invention concerne un dispositif mémoire comprenant un réseau de cellules de mémoire configurées de telle sorte que, lorsque dans une pluralité de cellules de mémoire, il y a un accès simultané à une pluralité de premières cellules de mémoire dont des quatrièmes et premiers fils correspondants sont différents les uns des autres, un accès simultané à une pluralité de premières cellules de mémoire est autorisé de telle sorte qu'il n'y a pas d'accès simultané à des cellules de mémoire correspondant à des quatrièmes fils communs par rapport à chaque cellule de la pluralité de premières cellules de mémoire.