Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018179121) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2018/179121 N° de la demande internationale : PCT/JP2017/012839
Date de publication : 04.10.2018 Date de dépôt international : 29.03.2017
CIB :
H01L 29/786 (2006.01) ,G02F 1/1368 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
G PHYSIQUE
02
OPTIQUE
F
DISPOSITIFS OU SYSTÈMES DONT LE FONCTIONNEMENT OPTIQUE EST MODIFIÉ PAR CHANGEMENT DES PROPRIÉTÉS OPTIQUES DU MILIEU CONSTITUANT CES DISPOSITIFS OU SYSTÈMES ET DESTINÉS À LA COMMANDE DE L'INTENSITÉ, DE LA COULEUR, DE LA PHASE, DE LA POLARISATION OU DE LA DIRECTION DE LA LUMIÈRE, p.ex. COMMUTATION, OUVERTURE DE PORTE, MODULATION OU DÉMODULATION; TECHNIQUES NÉCESSAIRES AU FONCTIONNEMENT DE CES DISPOSITIFS OU SYSTÈMES; CHANGEMENT DE FRÉQUENCE; OPTIQUE NON LINÉAIRE; ÉLÉMENTS OPTIQUES LOGIQUES; CONVERTISSEURS OPTIQUES ANALOGIQUES/NUMÉRIQUES
1
Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source de lumière indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire
01
pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur
13
basés sur des cristaux liquides, p.ex. cellules d'affichage individuelles à cristaux liquides
133
Dispositions relatives à la structure; Excitation de cellules à cristaux liquides; Dispositions relatives aux circuits
136
Cellules à cristaux liquides associées structurellement avec une couche ou un substrat semi-conducteurs, p.ex. cellules faisant partie d'un circuit intégré
1362
Cellules à adressage par une matrice active
1368
dans lesquelles l'élément de commutation est un dispositif à trois électrodes
Déposants :
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Inventeurs :
岡部 達 OKABE, Tohru; --
田中 哲憲 TANAKA, Tetsunori; --
家根田 剛士 YANEDA, Takeshi; --
Mandataire :
特許業務法人HARAKENZO WORLD PATENT & TRADEMARK HARAKENZO WORLD PATENT & TRADEMARK; 大阪府大阪市北区天神橋2丁目北2番6号 大和南森町ビル Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041, JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
Abrégé :
(EN) A semiconductor device (10) provided to a pixel circuit of a display apparatus (1) includes, sequentially from the lower side: a substrate (11); a LTPS layer (135SLA); a first gate insulating layer (14); a first metal layer (145GA, 145GB); a first planarization layer (15); a second insulating layer (16); an oxide semiconductor layer (165SLB); a second metal layer (165SB, 165DB), a passivation layer (17); and a third metal layer (165CA). A gate electrode (145GA) of a LTPS-TFT (10A) and a gate electrode (145GB) of an oxide semiconductor TFT (10B) are formed by the first metal layer.
(FR) L'invention concerne un dispositif à semi-conducteur (10) disposé sur un circuit de pixel d'un appareil d'affichage (1) comprenant, de manière séquentielle à partir du côté inférieur : un substrat (11); une couche LTPS (135SLA); une première couche d'isolation de grille (14); une première couche métallique (145GA, 145GB); une première couche de planarisation (15); une seconde couche d'isolation (16); une couche semi-conductrice d'oxyde (165SLB); une seconde couche métallique (165SB, 165DB), une couche de passivation (17); et une troisième couche métallique (165CA). Une électrode de grille (145GA) d'un LTPS-TFT (10A) et une électrode de grille (145GB) d'un TFT à semi-conducteur à oxyde (10B) sont formées par la première couche métallique.
(JA) 表示装置(1)の画素回路に設けられる半導体装置(10)は、下側から順に、基板(11)と、LTPS層(135SLA)と、第1ゲート絶縁層(14)と、第1金属層(145GA・145GB)と、第1平坦化層(15)と、第2ゲート絶縁層(16)と、酸化物半導体層(165SLB)半導体層と、第2金属層(165SB・165DB)と、パッシベーション層(17)と、第3金属層(165CA)と、を含む。LTPS-TFT(10A)のゲート電極(145GA)と酸化物半導体TFT(10B)のゲート電極(145GB)とは、第1金属層により形成される。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Japonais (JA)
Langue de dépôt : Japonais (JA)