Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018176784) TRANSISTOR À COUCHES MINCES, SON PROCÉDÉ DE FABRICATION, SUBSTRAT DE RÉSEAU ET DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/176784 N° de la demande internationale : PCT/CN2017/104881
Date de publication : 04.10.2018 Date de dépôt international : 30.09.2017
CIB :
H01L 29/08 (2006.01) ,H01L 29/10 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
08
avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
10
avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
北京京东方显示技术有限公司 BEIJING BOE DISPLAY TECHNOLOGY CO., LTD. [CN/CN]; 中国北京市 北京经济技术开发区经海一路118号 No.118 Jinghaiyilu, BDA Beijing 100176, CN
Inventeurs :
贵炳强 GUI, Bingqiang; CN
曲连杰 QU, Lianjie; CN
齐永莲 QI, Yonglian; CN
赵合彬 ZHAO, Hebin; CN
Mandataire :
北京中博世达专利商标代理有限公司 BEIJING ZBSD PATENT&TRADEMARK AGENT LTD.; 中国北京市 海淀区交大东路31号11号楼8层 8F, Building 11 No. 31 Jiaoda East Road, Haidian District Beijing 100044, CN
Données relatives à la priorité :
201710204453.X29.03.2017CN
Titre (EN) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREFOR, ARRAY SUBSTRATE AND DISPLAY DEVICE
(FR) TRANSISTOR À COUCHES MINCES, SON PROCÉDÉ DE FABRICATION, SUBSTRAT DE RÉSEAU ET DISPOSITIF D'AFFICHAGE
(ZH) 薄膜晶体管及其制作方法、阵列基板、显示装置
Abrégé :
(EN) Disclosed are a thin film transistor, a manufacturing method therefor, an array substrate and a display device. The thin film transistor comprises a bottom gate (30), and a bottom gate insulating layer (41), a semiconductor active layer (10) and a first insulating layer (42) which are arranged on the bottom gate in sequence, and a source (20) and a drain (21) which are arranged on the side, facing away from the bottom gate, of the first insulating layer (42). The first insulating layer (42) is provided with vias (B) at the positions corresponding to the source (20) and the drain (21) respectively. Ohmic contact layers (11) covering the semiconductor active layer (10) are arranged on the semiconductor active layer (10) at the positions corresponding to the described vias (B). The source (20) and the drain (21) are in contact with the corresponding ohmic contact layers (11) through corresponding vias (B), respectively.
(FR) L'invention concerne un transistor à couches minces, son procédé de fabrication, un substrat de réseau et un dispositif d'affichage. Le transistor à couches minces comprend une grille inférieure (30), et une couche d'isolation de grille inférieure (41), une couche active semiconductrice (10) et une première couche d'isolation (42) qui sont disposées sur la grille inférieure en séquence, et une source (20) et un drain (21) qui sont disposés sur le côté opposé à la grille inférieure, de la première couche d'isolation (42). La première couche d'isolation (42) comprend des trous d'interconnexion (B) aux positions correspondant à la source (20) et au drain (21) respectivement. Des couches de contact ohmique (11) recouvrant la couche active semiconductrice (10) sont disposées sur la couche active semiconductrice (10) aux positions correspondant aux trous d'interconnexion décrits (B). La source (20) et le drain (21) sont en contact avec les couches de contact ohmique correspondantes (11) par l'intermédiaire de trous d'interconnexion correspondants (B), respectivement.
(ZH) 公开了一种薄膜晶体管及其制作方法、阵列基板、显示装置。该薄膜晶体管包括底栅极(30),以及依次设置于底栅极(30)上的底栅绝缘层(41)、半导体有源层(10)、第一绝缘层(42)、设置于第一绝缘层(42)背离底栅极(30)一侧的源极(20)和漏极(21)。第一绝缘层(42)在对应源极(20)和漏极(21)的位置分别设置有过孔(B)。半导体有源层(10)上在对应上述过孔(B)的位置设置有覆盖半导体有源层(10)的欧姆接触层(11)。源极(20)、漏极(21)分别通过过孔(B)中相对应的一个与欧姆接触层(11)中相对应的一个相接触。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)