Recherche dans les collections de brevets nationales et internationales

1. (WO2018176238) TECHNOLOGIES POUR ACCÉLÉRATION HYBRIDE DE CODE CIRCUIT INTÉGRÉ À APPLICATION SPÉCIFIQUE-RÉSEAU PROGRAMMABLE DE PORTES

Pub. No.:    WO/2018/176238    International Application No.:    PCT/CN2017/078472
Publication Date: Fri Oct 05 01:59:59 CEST 2018 International Filing Date: Wed Mar 29 01:59:59 CEST 2017
IPC: G06F 9/50
Applicants: INTEL CORPORATION
SMITH, Ned, M.
WEI, Changzheng
SHEN, Songwu
YANG, Ziye
WANG, Junyuan
LI, Weigang
YU, Wenqian
Inventors: SMITH, Ned, M.
WEI, Changzheng
SHEN, Songwu
YANG, Ziye
WANG, Junyuan
LI, Weigang
YU, Wenqian
Title: TECHNOLOGIES POUR ACCÉLÉRATION HYBRIDE DE CODE CIRCUIT INTÉGRÉ À APPLICATION SPÉCIFIQUE-RÉSEAU PROGRAMMABLE DE PORTES
Abstract:
La presénte invention concerne des technologies d'accélération hybride de code qui comprennent un dispositif informatique (100) doté d'un processeur (120), d'un réseau programmable de portes (FPGA) (130), et d'un circuit intégré à application spécifique (ASIC) (132). Le dispositif informatique (100) déleste une demande de service, telle qu'une demande cryptographique ou une demande de traitement de paquet, vers le FPGA (130). Le FPGA (130) effectuee une ou plusieurs tâches algorithmiques d'un algorithme pour exécuter la demande de service. Le FPGA (130) détermine une ou plusieurs tâches de primitive associées à une tâche d'algorithme et encapsule chaque tâche de primitive dans un tampon qui est accessible par l'ASIC (132). L'ASIC (132) effectue les tâches de primitive en réaction à l'encapsulation dans le tampon, et le FPGA (130) renvoie des résultats de l'algorithme. Les opérations de primitive peuvent comprendre des primitives cryptographiques comme l'exponentiation modulaire, l'inverse multiplicatif modulaire, et la multiplication modulaire. Les résultats peuvent être renvoyés au processeur (120) ou à un contrôleur d'interface de réseau du dispositif informatique (100).