Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018166024) PROCÉDÉ DE FABRICATION DE TRANSISTOR À COUCHES MINCES ET PROCÉDÉ DE FABRICATION DE SUBSTRAT DE MATRICE
Document

说明书

发明名称 1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30   31   32   33   34   35   36   37   38   39   40   41   42   43   44   45   46   47   48   49   50   51   52   53   54   55   56   57   58   59   60   61   62   63   64   65   66   67   68   69   70   71   72   73   74   75   76   77   78   79   80   81   82   83   84   85   86   87   88   89   90   91   92   93   94   95   96   97   98   99   100   101   102   103   104   105   106   107   108   109   110   111   112   113   114   115   116   117   118   119   120   121   122   123   124  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19  

附图

页1 

说明书

发明名称 : TFT的制造方法及阵列基板的制造方法

[1]
【技术领域】
[2]
本发明涉及显示技术领域,具体涉及一种TFT的制造方法及阵列基板的制造方法。
[3]
【背景技术】
[4]
随着科技的发展和社会的进步,人们对于信息存储、传递及其处理的依赖程度日益增加。而半导体器件和工艺技术作为信息的存储、传递及其处理的主要载体和物质基础,现已成为众多科学家争相研究的热点。TFT作为一种非常重要的半导体器件已被业界普遍采用。然而,现有TFT的金属电极一般需要涂布光阻、曝光、显影、刻蚀等多道工艺制得,在刻蚀过程中发生铜离子聚集而引起过热爆炸的风险较高,影响TFT电学性能,同时刻蚀溶液、图案中转层剥离(Stripper)溶液及二者废液处理也会导致生产成本居高不下。
[5]
【发明内容】
[6]
有鉴于此,本发明提供一种TFT的制造方法及阵列基板的制造方法,能够避免传统制程铜刻蚀形成金属电极时刻蚀溶液中铜离子聚集而引起过热爆炸的风险,确保TFT电学性能,同时节省刻蚀溶液、图案中转层剥离溶液及二者废液处理的成本。
[7]
本发明一实施例的TFT的制造方法,包括:
[8]
在衬底基材上形成覆盖所述衬底基材的一整面中转层;
[9]
对一整面中转层采用纳米压印工艺以在衬底基材上形成第一中转层,其中,将衬底基材的上方划分为沿平行于衬底基材的方向依次交错排布的第一区域和第二区域,所述第一中转层形成于第一区域;
[10]
在第一区域和第二区域形成第一金属层;
[11]
对第一中转层进行DIW脱膜制程,以将第一中转层和第一区域的第一金属层从衬底基材上剥离,同时第二区域的第一金属层保留在衬底基材上而形成TFT的栅极;
[12]
在栅极上形成栅极绝缘层;
[13]
在栅极绝缘层上形成位于栅极正上方的半导体层;
[14]
在栅极绝缘层上形成第二中转层,其中,将栅极绝缘层的上方划分为沿平行于栅极绝缘层的方向依次交错排布的第三区域和第四区域,第四区域包括沿平行于栅极绝缘层方向依次排布的第一子区域、第二子区域和第三子区域,所述第二中转层形成于第三区域和第二子区域;
[15]
在第三区域和第四区域形成第二金属层;
[16]
对第二中转层进行DIW脱膜制程,以将第二中转层和第三区域及第二子区域的第二金属层从栅极绝缘层上剥离,同时第一子区域和第三子区域的第二金属层保留在栅极绝缘层上而分别形成源极和漏极,所述源极与半导体层的源极接触区连接,所述漏极与半导体层的漏极接触区连接。
[17]
本发明一实施例的薄膜晶体管的制造方法,包括:
[18]
在衬底基材上形成第一中转层,其中,将所述衬底基材的上方划分为沿平行于所述衬底基材的方向依次交错排布的第一区域和第二区域,所述第一中转层形成于所述第一区域;
[19]
在所述第一区域和第二区域形成第一金属层;
[20]
对所述第一中转层进行DIW(Deionized water rinsing, 去离子)脱膜制程,以将第一中转层和第一区域的第一金属层从所述衬底基材上剥离,同时所述第二区域的第一金属层保留在衬底基材上而形成薄膜晶体管的金属电极。
[21]
本发明一实施例的阵列基板的制造方法,包括:
[22]
在衬底基材上形成中转层,其中,将所述衬底基材的上方划分为沿平行于所述衬底基材的方向依次交错排布的第一区域和第二区域,所述中转层形成于所述第一区域;
[23]
在所述第一区域和第二区域形成金属层;
[24]
对所述中转层进行DIW脱膜制程,以将中转层和第一区域的金属层从所述衬底基材上剥离,同时所述第二区域的金属层保留在衬底基材上而形成薄膜晶体管的金属电极。
[25]
通过上述方案,本发明设计在衬底基材上形成交错间隔设置的中转层,并在中转层上形成覆盖衬底基材的金属层,通过对中转层进行DIW脱膜制程即可将未设置于中转层上方的金属层保留在衬底基材上而形成TFT的金属电极,无需刻蚀工艺即可制得金属电极,从而能够避免传统制程铜刻蚀形成金属电极时刻蚀溶液中铜离子聚集而引起过热爆炸的风险,确保TFT电学性能,同时节省刻蚀溶液、图案中转层剥离溶液及二者废液处理的成本。
[26]
【附图说明】
[27]
图1是本发明第一实施例的TFT的制造方法的流程示意图;
[28]
图2是基于图1所示方法制造TFT的场景示意图;
[29]
图3是本发明第二实施例的TFT的制造方法的流程示意图;
[30]
图4是基于图3所示方法制造TFT的场景示意图;
[31]
图5是本发明第三实施例的TFT的制造方法的流程示意图;
[32]
图6是基于图5所示方法制造TFT的场景示意图;
[33]
图7是本发明第四实施例的TFT的制造方法的流程示意图;
[34]
图8是本发明第一实施例的阵列基板的制造方法的流程示意图;
[35]
图9是本发明第二实施例的阵列基板的制造方法的流程示意图。
[36]
【具体实施方式】
[37]
本发明的主要目的是:首先,在衬底基材上形成交错间隔设置的中转层;然后,在中转层上形成覆盖衬底基材的金属层;最后,对中转层进行DIW脱膜制程,以将中转层及其上方的金属层从衬底基材上剥离,而未设置在中转层上方的金属层保留在衬底基材上,形成TFT的金属电极。也就是说,本发明通过具有预定图案的中转层实现TFT金属电极的图案化制程,无需刻蚀工艺即可制得TFT的金属电极。
[38]
其中,TFT的金属电极既可以是栅极,也可以是源极和漏极中的至少一个。而根据金属电极的不同,所述衬底基材也不同。例如,当金属电极为栅极时,衬底基材可以为阵列基板的承载TFT和像素电极等结构件的透明基材;当金属电极为底栅型TFT的源极和/或漏极时,衬底基材可以为TFT的栅极绝缘层(Gate Insulation Layer, GI层);当金属电极为顶栅型TFT的源极和/或漏极时,衬底基材可以为TFT的介质隔离层(Interlayer Dielectric Layer, IDL,又称介电层或层间介电层)。
[39]
下面结合附图对本发明的各个实施例的技术方案进行清楚、完整地描述。在不冲突的情况下,下述各个实施例的特征可相互组合。
[40]
请参阅图1,为本发明第一实施例的TFT的制造方法。所述TFT的制造方法可以包括以下步骤S11~S16。
[41]
S11:在衬底基材上形成中转层,其中,将衬底基材的上方划分为沿平行于衬底基材的方向依次交错排布的第一区域和第二区域,中转层形成于第一区域。
[42]
本发明一实施例可以采用纳米压印工艺在衬底基材上形成具有预定图案的中转层。结合图2所示,具体而言:
[43]
首先,在衬底基材20上形成覆盖衬底基材20的一整面中转层211。该衬底基材20包括但不限于玻璃基材、塑料基材、可挠式基材等透明基材。本实施例可以采用涂布、贴附、PVD(Physical Vapor Deposition, 物理气相沉积)等方法在衬底基材20上形成一整面中转层211。该中转层211的材质包括但不限于PVA(Polyvinyl Alcohol, 聚乙烯醇)。
[44]
然后,对一整面中转层211采用纳米压印工艺以形成具有预定图案的中转层212。本实施例可将一具有纳米图案的模版10以机械力在涂有中转层211的衬底基材20上等比例压印复制预定图案。例如,对于材质为PVA的中转层211,本实施例对第一区域213的PVA施加水压,并通过控制压印时长和压印温度,去除第一区域213的PVA,而仅保留第二区域214的PVA,以此形成预定图案的中转层212。
[45]
当然,本发明其他实施例可以采用贴附工艺在衬底基材20上形成中转层212,即,将已经具有预定图案的中转层212直接贴附在衬底基材20上。
[46]
S12:在第一区域和第二区域形成金属层。
[47]
本实施例可采用PVD方法在中转层212上形成金属层22,该金属层22的材质包括但不限于铜、钼。第一区域213的金属层22形成于中转层212上,第二区域214的金属层22直接形成于衬底基材20上,金属层22在第一区域213的高度大于其在第二区域214的高度,并且,相邻第一区域213和第二区域214的金属层22不连接。
[48]
S13:对中转层进行DIW脱膜制程,以将中转层和第一区域的第一金属层从衬底基材上剥离,同时第二区域的金属层保留在衬底基材上而形成TFT的栅极。
[49]
在本发明一实施例中,将经过步骤 S12制得的结构件放置于脱膜溶液中,脱膜溶液中的脱模材质与中转层212发生化学反应,反应后的化合物从衬底基材20上松懈后,及时与脱膜溶液形成络合物,并从衬底基材20上分离。在脱膜过程中,脱膜溶液不会与金属层22以及衬底基材20发生任何反应,因此不会对两者造成损坏。
[50]
为了促进脱膜制程中化学反应的进行,本实施例可以对脱膜溶液进行加热,例如加热后温度为80~90℃。该加热可由装载脱膜溶液的带有加热(温控)功能的不锈钢水槽完成。
[51]
在脱膜制程中,本实施例还进行DIW处理,以去除附着于第二区域214的金属层22上的离子物质,以保证所制得的TFT的电学性能。至此,保留下来的第二区域214的金属层22即可形成为TFT的栅极23。
[52]
由上述可知,本实施例通过具有预定图案的中转层212实现栅极23的图案化制程,而无需刻蚀工艺即可制得栅极23,因此能够有效避免传统制程铜刻蚀形成金属电极时刻蚀溶液中铜离子聚集而引起过热爆炸的风险,确保TFT电学性能,同时能够节省传统制程金属刻蚀溶液、图案中转层剥离溶液及二者废液处理的成本。
[53]
S14:在栅极上形成栅极绝缘层。
[54]
继续参阅图2,本实施例可采用CVD(Chemical Vapor Deposition, 化学气相沉积)方法在栅极23上形成栅极绝缘层24,该栅极绝缘层24为覆盖衬底基材20的一整面结构。栅极绝缘层24的材质可以为硅氧化物(SiOx),当然,栅极绝缘层24也可以包括依次形成于栅极23上的硅氧化合物层和硅氮化合物层,例如SiO2(二氧化硅)和Si3N4(三氮化硅),进一步提高栅极绝缘层24的耐磨损能力和绝缘性能。
[55]
S15:在栅极绝缘层上形成位于栅极正上方的半导体层。
[56]
本实施例可以采用PVD方法形成覆盖衬底基材20的一整面非晶态氧化半导体层,该非晶态氧化半导体层的材质包括但不限于IGZO(Indium Gallium Zinc Oxide, 铟镓锌氧化物),然后,通过退火、涂布光阻、曝光、刻蚀等工艺形成半导体层25。
[57]
S16:在栅极绝缘层上形成源极和漏极,源极与半导体层的源极接触区连接,漏极与半导体层的漏极接触区连接。
[58]
本实施例可以采用PVD方法以及涂布光阻、曝光、刻蚀的图案化处理工艺在栅极绝缘层24上形成源极261和漏极262,源极261和漏极262分别位于半导体层25的两侧,源极261与半导体层25的源极接触区连接,漏极262与半导体层25的漏极接触区连接。
[59]
当然,本发明也可以借鉴上述步骤S11~S13制造栅极23的工艺去制造TFT的源极和漏极。如图3所示,本实施例的TFT的制造方法可以包括如下步骤S31~S366。
[60]
S31:在衬底基材上形成第一中转层,其中,将衬底基材的上方划分为沿平行于衬底基材的方向依次交错排布的第一区域和第二区域,第一中转层形成于第一区域。
[61]
S32:在第一区域和第二区域形成第一金属层。
[62]
S33:对中转层进行DIW脱膜制程,以将第一中转层和第一区域的第一金属层从衬底基材上剥离,同时第二区域的第一金属层保留在衬底基材上而形成TFT的栅极。
[63]
S34:在栅极上形成栅极绝缘层。
[64]
S35:在栅极绝缘层上形成位于栅极正上方的半导体层。
[65]
步骤S31~35可以参阅图1所示实施例的步骤S11~15,此处不再予以赘述。对于两个实施例中相同结构元件,本发明采用相同标号予以标识。结合图2和图4所示,本实施例将形成栅极23的金属层22视为第一金属层、将中转层212视为第一中转层。
[66]
S361:在栅极绝缘层上形成第二中转层,将栅极绝缘层的上方划分为沿平行于栅极绝缘层的方向依次交错排布的第三区域和第四区域,第二中转层形成于第三区域。
[67]
本实施例可以采用纳米压印工艺在栅极绝缘层24和半导体层25上形成具有预定图案的第二中转层41,也可以采用贴附工艺在栅极绝缘层24和半导体层25上形成第二中转层41。
[68]
其中,第四区域422用于限定TFT的源极所在区域,第三区域421为第四区域422之外的区域。
[69]
S362:在第三区域和第四区域形成第二金属层。
[70]
本实施例可采用PVD方法在第二中转层41上形成第二金属层43,该第二金属层43的材质包括但不限于铜、钼。第三区域421的第二金属层43形成于第二中转层41上,第四区域422的第二金属层43直接形成于栅极绝缘层24和一部分的半导体层25上,第二金属层43在第三区域421的高度大于其在第四区域422的高度,并且,相邻第三区域421和第四区域422的第二金属层43不连接。
[71]
S363:对第二中转层进行DIW脱膜制程,以将第二中转层和第三区域的第二金属层从栅极绝缘层上剥离,同时第四区域的第二金属层保留在栅极绝缘层上而形成源极。
[72]
本实施例通过具有预定图案的第二中转层41实现源极431的图案化制程,而无需采用刻蚀工艺即可制得源极431,因此能够避免刻蚀形成源极431导致的金属离子(例如铜离子)聚集而引起过热爆炸的风险,确保TFT电学性能,同时节省刻蚀溶液、图案中转层剥离溶液及二者废液处理的成本。
[73]
另外,如果采用刻蚀工艺形成源极431,则需要在源极431所在区域上方形成一刻蚀阻挡层,而本实施例可以省略该刻蚀阻挡层,从而简化制造工艺,提高生产效率。并且,本实施例还能够避免刻蚀溶液对半导体层25的损伤,从而进一步确保TFT电学性能。
[74]
S364:在栅极绝缘层上形成第三中转层,将栅极绝缘层的上方划分为沿平行于栅极绝缘层的方向依次交错排布的第五区域和第六区域,第三中转层形成于第五区域。
[75]
其中,第三中转层44可采用纳米压印工艺形成。
[76]
S365:在第五区域和第六区域形成第三金属层。
[77]
本实施例可采用PVD方法在第三中转层44上形成第三金属层45,该第三金属层45的材质包括但不限于铜、钼。第五区域451的第三金属层45形成于第三中转层44上,第六区域452的第五区域直接形成于栅极绝缘层24和一部分的半导体层25上,第三金属层45在第五区域451的高度大于其在第六区域452的高度,并且,相邻第五区域451和第六区域452的第三金属层45不连接。
[78]
S366:对第三中转层进行DIW脱膜制程,以将第三中转层和第五区域的第三金属层从栅极绝缘层上剥离,同时第四区域的第三金属层保留在栅极绝缘层上而形成漏极。
[79]
本实施例通过具有预定图案的第三中转层44实现漏极451的图案化制程,而无需采用刻蚀工艺即可制得漏极451,因此能够避免刻蚀形成漏极451导致的金属离子(例如铜离子)聚集而引起过热爆炸的风险,确保TFT电学性能,同时节省刻蚀溶液、图案中转层剥离溶液及二者废液处理的成本。
[80]
另外,如果采用刻蚀工艺形成漏极451,则需要在漏极451所在区域上方形成一刻蚀阻挡层,而本实施例可以省略该刻蚀阻挡层,从而简化制造工艺,提高生产效率。并且,本实施例还能够避免刻蚀溶液对半导体层25的损伤,从而进一步确保TFT电学性能。
[81]
请参阅图5,为本发明又一实施例的TFT的制造方法。不同于图3和图4所示实施例,本实施例通过一个中转层即可制得TFT的源极和漏极。如图5所示,所述TFT的制造方法可以包括步骤S51~S563。
[82]
S51:在衬底基材上形成第一中转层,其中,将衬底基材的上方划分为沿平行于衬底基材的方向依次交错排布的第一区域和第二区域,第一中转层形成于第一区域。
[83]
S52:在第一区域和第二区域形成第一金属层。
[84]
S53:对中转层进行DIW脱膜制程,以将第一中转层和第一区域的第一金属层从衬底基材上剥离,同时第二区域的第一金属层保留在衬底基材上而形成TFT的栅极。
[85]
S54:在栅极上形成栅极绝缘层。
[86]
S55:在栅极绝缘层上形成位于栅极正上方的半导体层。
[87]
步骤S51~55可以参阅图1所示实施例的步骤S51~S55,此处不再予以赘述。对于两个实施例中相同结构元件,本发明采用相同标号予以标识。结合图2和图6所示,本实施例将形成栅极23的金属层22视为第一金属层、将中转层212视为第一中转层。
[88]
S561:在栅极绝缘层上形成第二中转层,将栅极绝缘层的上方划分为沿平行于栅极绝缘层的方向依次交错排布的第三区域和第四区域,第四区域包括沿平行于栅极绝缘层方向依次排布的第一子区域、第二子区域和第三子区域,第二中转层形成于第三区域和第二子区域。
[89]
本实施例可以采用纳米压印工艺在栅极绝缘层24和半导体层25上形成具有预定图案的第二中转层61,也可以采用贴附工艺在栅极绝缘层24和半导体层25上形成第二中转层61。
[90]
其中,第一子区域621用于限定TFT的源极所在区域,第三子区域622用于限定TFT的漏极所在区域,第二子区域623用于限定源极和漏极之间的沟道区,第三区域624为第四区域之外的区域。
[91]
S562:在第三区域和第四区域形成第二金属层。
[92]
其中,第二金属层63为覆盖于栅极绝缘层24和半导体层25、第二中转层61上的一整面结构。
[93]
S563:对第二中转层进行DIW脱膜制程,以将第二中转层和第三区域及第二子区域的第二金属层从栅极绝缘层上剥离,同时第一子区域和第三子区域的第二金属层保留在栅极绝缘层上而分别形成源极和漏极。
[94]
在图3和图4所示实施例具有的有益效果的基础上,本实施例可以由一个中转层61制得TFT的源极641和漏极642,能够进一步简化制造工艺,从而提高生产效率,降低生产成本。
[95]
本发明的上述发明目的不仅可以适用于图4和图6所示的底栅型TFT,还可以用于制造顶栅型TFT。在顶栅型TFT的结构中,衬底基材上还依次形成有遮光层和缓冲层,所述衬底基材的上方形成有沿平行于所述衬底基材的方向依次交错排布的第一区域和第二区域,如图7所示,该顶栅型TFT的制造方法可以包括步骤S71~S77。
[96]
S71:在缓冲层上形成半导体层,所述半导体层与所述第一区域在沿平行于所述衬底基材的方向上交错排布。
[97]
S72:在半导体层上形成有覆盖缓冲层的栅极绝缘层。
[98]
S73:在栅极绝缘层上形成中转层。
[99]
S74:在第一区域和第二区域形成金属层。
[100]
S75:对所述中转层进行DIW脱膜制程,以将中转层和第一区域的金属层从栅极绝缘层上剥离,同时所述第二区域的金属层保留在栅极绝缘层上而形成TFT的栅极。
[101]
S76:在栅极上形成覆盖栅极绝缘层的介质隔离层。
[102]
S77:在介质隔离层上形成源极和漏极,所述源极与半导体层的源极接触区连接,漏极与半导体层的漏极接触区连接。
[103]
其中,形成该顶栅型TFT的栅极的过程可参阅图2所示实施例。当然,本发明也可以采用图4或图6所示实施例的方法制得顶栅型TFT。
[104]
本发明还提供一种阵列基板的制造方法,该阵列基板的TFT由上述图1~图7任一种方法制得,例如,对于图4和图6所示的底栅型TFT,本发明一实施例的阵列基板的制造方法可以包括图8所示的步骤S81~S88。
[105]
S81:在衬底基材上形成中转层,其中,将衬底基材的上方划分为沿平行于衬底基材的方向依次交错排布的第一区域和第二区域,中转层形成于第一区域。
[106]
S82:在第一区域和第二区域形成金属层。
[107]
S83:对中转层进行DIW脱膜制程,以将中转层和第一区域的第一金属层从衬底基材上剥离,同时第二区域的金属层保留在衬底基材上而形成TFT的栅极。
[108]
S84:在栅极上形成栅极绝缘层。
[109]
S85:在栅极绝缘层上形成位于栅极正上方的半导体层。
[110]
S86:在栅极绝缘层上形成源极和漏极,源极与半导体层的源极接触区连接,漏极与半导体层的漏极接触区连接。
[111]
S87:在栅极绝缘层上形成覆盖源极和漏极的平坦层,所述平坦层开设有暴露所述TFT的漏极的接触孔。
[112]
S88:在所述接触孔中形成像素电极,使得所述像素电极通过所述接触孔与所述TFT的漏极电连接。
[113]
对于顶栅型TFT,本发明另一实施例的阵列基板的制造方法可以包括如图9所示的步骤S91~S99。
[114]
S91:在缓冲层上形成半导体层,所述半导体层与所述第一区域在沿平行于所述衬底基材的方向上交错排布。
[115]
S92:在半导体层上形成有覆盖缓冲层的栅极绝缘层。
[116]
S93:在栅极绝缘层上形成中转层。
[117]
S94:在第一区域和第二区域形成金属层。
[118]
S95:对所述中转层进行DIW脱膜制程,以将中转层和第一区域的金属层从栅极绝缘层上剥离,同时所述第二区域的金属层保留在栅极绝缘层上而形成TFT的栅极。
[119]
S96:在栅极上形成覆盖栅极绝缘层的介质隔离层。
[120]
S97:在介质隔离层上形成源极和漏极,所述源极与半导体层的源极接触区连接,漏极与半导体层的漏极接触区连接。
[121]
S98:在介质隔离层上形成覆盖源极和漏极的平坦层,所述平坦层开设有暴露所述TFT的漏极的接触孔。
[122]
S99:在所述接触孔中形成像素电极,使得所述像素电极通过所述接触孔与所述TFT的漏极电连接。
[123]
其中,阵列基板的TFT的栅极、源极和漏极可以采用上述工艺制得,因此也能实现相同的技术效果。
[124]
应理解,以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

权利要求书

[权利要求 1]
一种TFT(Thin Film Transistor, 薄膜晶体管)的制造方法,其中,所述方法包括: 在衬底基材上形成覆盖所述衬底基材的一整面中转层; 对所述一整面中转层采用纳米压印工艺以在衬底基材上形成第一中转层,其中,将所述衬底基材的上方划分为沿平行于所述衬底基材的方向依次交错排布的第一区域和第二区域,所述第一中转层形成于所述第一区域; 在所述第一区域和第二区域形成第一金属层; 对所述第一中转层进行DIW(去离子)脱膜制程,以将第一中转层和第一区域的第一金属层从所述衬底基材上剥离,同时所述第二区域的第一金属层保留在衬底基材上而形成TFT的栅极; 在所述栅极上形成栅极绝缘层; 在所述栅极绝缘层上形成位于栅极正上方的半导体层; 在所述栅极绝缘层上形成第二中转层,其中,将所述栅极绝缘层的上方划分为沿平行于栅极绝缘层的方向依次交错排布的第三区域和第四区域,第四区域包括沿平行于栅极绝缘层方向依次排布的第一子区域、第二子区域和第三子区域,所述第二中转层形成于第三区域和第二子区域; 在所述第三区域和第四区域形成第二金属层; 对第二中转层进行DIW脱膜制程,以将第二中转层和第三区域及第二子区域的第二金属层从栅极绝缘层上剥离,同时第一子区域和第三子区域的第二金属层保留在栅极绝缘层上而分别形成源极和漏极,所述源极与所述半导体层的源极接触区连接,所述漏极与所述半导体层的漏极接触区连接。
[权利要求 2]
一种TFT(Thin Film Transistor, 薄膜晶体管)的制造方法,其中,所述方法包括: 在衬底基材上形成第一中转层,其中,将所述衬底基材的上方划分为沿平行于所述衬底基材的方向依次交错排布的第一区域和第二区域,所述第一中转层形成于所述第一区域; 在所述第一区域和第二区域形成第一金属层; 对所述第一中转层进行DIW(去离子)脱膜制程,以将第一中转层和第一区域的第一金属层从所述衬底基材上剥离,同时所述第二区域的第一金属层保留在衬底基材上而形成TFT的金属电极。
[权利要求 3]
根据权利要求2所述的方法,其中,所述金属电极为栅极,在形成TFT的金属电极之后,所述方法还包括: 在所述栅极上形成栅极绝缘层; 在所述栅极绝缘层上形成位于栅极正上方的半导体层; 在所述栅极绝缘层上形成源极和漏极,所述源极与所述半导体层的源极接触区连接,所述漏极与所述半导体层的漏极接触区连接。
[权利要求 4]
根据权利要求3所述的方法,其中,所述在所述栅极绝缘层上形成源极和漏极,包括: 在所述栅极绝缘层上形成第二中转层,其中,将所述栅极绝缘层的上方划分为沿平行于所述栅极绝缘层的方向依次交错排布的第三区域和第四区域,所述第二中转层形成于所述第三区域; 在所述第三区域和第四区域形成第二金属层; 对所述第二中转层进行DIW脱膜制程,以将第二中转层和第三区域的第二金属层从所述栅极绝缘层上剥离,同时所述第四区域的第二金属层保留在栅极绝缘层上而形成源极; 在所述栅极绝缘层上形成第三中转层,其中,将所述栅极绝缘层的上方划分为沿平行于所述栅极绝缘层的方向依次交错排布的第五区域和第六区域,所述第三中转层形成于所述第五区域; 在所述第五区域和第六区域形成第三金属层; 对所述第三中转层进行DIW脱膜制程,以将第三中转层和第五区域的第三金属层从所述栅极绝缘层上剥离,同时所述第六区域的第三金属层保留在栅极绝缘层上而形成漏极。
[权利要求 5]
根据权利要求3所述的方法,其中,所述在所述栅极绝缘层上形成源极和漏极,包括: 在所述栅极绝缘层上形成第二中转层,其中,将所述栅极绝缘层的上方划分为沿平行于栅极绝缘层的方向依次交错排布的第三区域和第四区域,第四区域包括沿平行于栅极绝缘层方向依次排布的第一子区域、第二子区域和第三子区域,所述第二中转层形成于第三区域和第二子区域; 在所述第三区域和第四区域形成第二金属层; 对第二中转层进行DIW脱膜制程,以将第二中转层和第三区域及第二子区域的第二金属层从栅极绝缘层上剥离,同时第一子区域和第三子区域的第二金属层保留在栅极绝缘层上而分别形成源极和漏极。
[权利要求 6]
根据权利要求5所述的方法,其中,所述金属电极为栅极,所述衬底基材上还依次形成有遮光层和缓冲层,所述遮光层与所述第一区域在沿平行于所述衬底基材的方向上交错排布, 在衬底基材上形成第一中转层,包括: 在缓冲层上形成半导体层,所述半导体层与所述第一区域在沿平行于所述衬底基材的方向上交错排布; 在所述半导体层上形成有覆盖所述缓冲层的栅极绝缘层; 在所述栅极绝缘层上形成第一中转层; 在形成TFT的金属电极之后,所述方法还包括: 在所述栅极上形成覆盖栅极绝缘层的介质隔离层; 在所述介质隔离层上形成源极和漏极,所述源极与所述半导体层的源极接触区连接,所述漏极与所述半导体层的漏极接触区连接。
[权利要求 7]
根据权利要求6所述的方法,其中,所述在所述介质隔离层上形成源极和漏极,包括: 在所述介质隔离层上形成第二中转层,其中,将所述介质隔离层的上方划分为沿平行于所述介质隔离层的方向依次交错排布的第三区域和第四区域,所述第二中转层形成于所述第三区域; 在所述第三区域和第四区域形成第二金属层; 对所述第二中转层进行DIW脱膜制程,以将第二中转层和第三区域的第二金属层从所述介质隔离层上剥离,同时所述第四区域的第二金属层保留在介质隔离层上而形成源极; 在所述介质隔离层上形成第三中转层,其中,将所述介质隔离层的上方划分为沿平行于所述介质隔离层的方向依次交错排布的第五区域和第六区域,所述第三中转层形成于所述第五区域; 在所述第五区域和第六区域形成第三金属层; 对所述第三中转层进行DIW脱膜制程,以将第三中转层和第五区域的第三金属层从所述介质隔离层上剥离,同时所述第六区域的第三金属层保留在介质隔离层上而形成漏极。
[权利要求 8]
根据权利要求6所述的方法,其中,所述在所述介质隔离层上形成源极和漏极,包括: 在所述介质隔离层上形成第二中转层,其中,将所述介质隔离层的上方划分为沿平行于介质隔离层的方向依次交错排布的第三区域和第四区域,第四区域包括沿平行于介质隔离层方向依次排布的第一子区域、第二子区域和第三子区域,所述第二中转层形成于第三区域和第二子区域; 在所述第三区域和第四区域形成第二金属层; 对第二中转层进行DIW脱膜制程,以将第二中转层和第三区域及第二子区域的第二金属层从介质隔离层上剥离,同时第一子区域和第三子区域的第二金属层保留在介质隔离层上而分别形成源极和漏极。
[权利要求 9]
根据权利要求2所述的方法,其中,在衬底基材上形成第一中转层,包括: 在衬底基材上形成覆盖所述衬底基材的一整面中转层; 对所述一整面中转层采用纳米压印工艺以形成所述第一中转层。
[权利要求 10]
根据权利要求2所述的方法,其中,采用贴附工艺直接在衬底基材上贴附第一中转层。
[权利要求 11]
一种阵列基板的制造方法,其中,所述方法包括: 在衬底基材上形成第一中转层,其中,将所述衬底基材的上方划分为沿平行于所述衬底基材的方向依次交错排布的第一区域和第二区域,所述第一中转层形成于所述第一区域; 在所述第一区域和第二区域形成第一金属层; 对所述第一中转层进行DIW(去离子)脱膜制程,以将第一中转层和第一区域的第一金属层从所述衬底基材上剥离,同时所述第二区域的第一金属层保留在衬底基材上而形成TFT的金属电极。
[权利要求 12]
根据权利要求11所述的方法,其中,所述金属电极为栅极,在形成TFT的金属电极之后,所述方法还包括: 在所述栅极上形成栅极绝缘层; 在所述栅极绝缘层上形成位于栅极正上方的半导体层; 在所述栅极绝缘层上形成源极和漏极,所述源极与所述半导体层的源极接触区连接,所述漏极与所述半导体层的漏极接触区连接。
[权利要求 13]
根据权利要求12所述的方法,其中,所述在所述栅极绝缘层上形成源极和漏极,包括: 在所述栅极绝缘层上形成第二中转层,其中,将所述栅极绝缘层的上方划分为沿平行于所述栅极绝缘层的方向依次交错排布的第三区域和第四区域,所述第二中转层形成于所述第三区域; 在所述第三区域和第四区域形成第二金属层; 对所述第二中转层进行DIW脱膜制程,以将第二中转层和第三区域的第二金属层从所述栅极绝缘层上剥离,同时所述第四区域的第二金属层保留在栅极绝缘层上而形成源极; 在所述栅极绝缘层上形成第三中转层,其中,将所述栅极绝缘层的上方划分为沿平行于所述栅极绝缘层的方向依次交错排布的第五区域和第六区域,所述第三中转层形成于所述第五区域; 在所述第五区域和第六区域形成第三金属层; 对所述第三中转层进行DIW脱膜制程,以将第三中转层和第五区域的第三金属层从所述栅极绝缘层上剥离,同时所述第六区域的第三金属层保留在栅极绝缘层上而形成漏极。
[权利要求 14]
根据权利要求12所述的方法,其中,所述在所述栅极绝缘层上形成源极和漏极,包括: 在所述栅极绝缘层上形成第二中转层,其中,将所述栅极绝缘层的上方划分为沿平行于栅极绝缘层的方向依次交错排布的第三区域和第四区域,第四区域包括沿平行于栅极绝缘层方向依次排布的第一子区域、第二子区域和第三子区域,所述第二中转层形成于第三区域和第二子区域; 在所述第三区域和第四区域形成第二金属层; 对第二中转层进行DIW脱膜制程,以将第二中转层和第三区域及第二子区域的第二金属层从栅极绝缘层上剥离,同时第一子区域和第三子区域的第二金属层保留在栅极绝缘层上而分别形成源极和漏极。
[权利要求 15]
根据权利要求11所述的方法,其中,所述金属电极为栅极,所述衬底基材上还依次形成有遮光层和缓冲层,所述遮光层与所述第一区域在沿平行于所述衬底基材的方向上交错排布, 在衬底基材上形成第一中转层,包括: 在缓冲层上形成半导体层,所述半导体层与所述第一区域在沿平行于所述衬底基材的方向上交错排布; 在所述半导体层上形成有覆盖所述缓冲层的栅极绝缘层; 在所述栅极绝缘层上形成第一中转层; 在形成TFT的金属电极之后,所述方法还包括: 在所述栅极上形成覆盖栅极绝缘层的介质隔离层; 在所述介质隔离层上形成源极和漏极,所述源极与所述半导体层的源极接触区连接,所述漏极与所述半导体层的漏极接触区连接。
[权利要求 16]
根据权利要求15所述的方法,其中,所述在所述介质隔离层上形成源极和漏极,包括: 在所述介质隔离层上形成第二中转层,其中,将所述介质隔离层的上方划分为沿平行于所述介质隔离层的方向依次交错排布的第三区域和第四区域,所述第二中转层形成于所述第三区域; 在所述第三区域和第四区域形成第二金属层; 对所述第二中转层进行DIW脱膜制程,以将第二中转层和第三区域的第二金属层从所述介质隔离层上剥离,同时所述第四区域的第二金属层保留在介质隔离层上而形成源极; 在所述介质隔离层上形成第三中转层,其中,将所述介质隔离层的上方划分为沿平行于所述介质隔离层的方向依次交错排布的第五区域和第六区域,所述第三中转层形成于所述第五区域; 在所述第五区域和第六区域形成第三金属层; 对所述第三中转层进行DIW脱膜制程,以将第三中转层和第五区域的第三金属层从所述介质隔离层上剥离,同时所述第六区域的第三金属层保留在介质隔离层上而形成漏极。
[权利要求 17]
根据权利要求15所述的方法,其中,所述在所述介质隔离层上形成源极和漏极,包括: 在所述介质隔离层上形成第二中转层,其中,将所述介质隔离层的上方划分为沿平行于介质隔离层的方向依次交错排布的第三区域和第四区域,第四区域包括沿平行于介质隔离层方向依次排布的第一子区域、第二子区域和第三子区域,所述第二中转层形成于第三区域和第二子区域; 在所述第三区域和第四区域形成第二金属层; 对第二中转层进行DIW脱膜制程,以将第二中转层和第三区域及第二子区域的第二金属层从介质隔离层上剥离,同时第一子区域和第三子区域的第二金属层保留在介质隔离层上而分别形成源极和漏极。
[权利要求 18]
根据权利要求11所述的方法,其中,在衬底基材上形成第一中转层,包括: 在衬底基材上形成覆盖所述衬底基材的一整面中转层; 对所述一整面中转层采用纳米压印工艺以形成所述第一中转层。
[权利要求 19]
根据权利要求11所述的方法,其中,采用贴附工艺直接在衬底基材上贴附第一中转层。

附图