WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018165818) PROCÉDÉ DE SORTANCE DE CIRCUIT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/165818 N° de la demande internationale : PCT/CN2017/076434
Date de publication : 20.09.2018 Date de dépôt international : 13.03.2017
CIB :
H01L 21/50 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
Déposants : SHENZHEN XIUYUAN ELECTRONIC TECHNOLOGY CO., LTD[CN/CN]; Room 601, Building 2, Zhongjian Industrial Building, No.18 Yanshan Road, Shekou Street, Nanshan District Shenzhen, Guangdong 518067, CN
Inventeurs : HU, Chuan; US
LIU, Junjun; US
Mandataire : GUANGZHOU PANYU RONDA PATENT AGENCY; Room B, Floor 14, JinAn Building, No. 300, Dong Feng Zhong Road, Yuexiu District Guangzhou, Guangdong 510030, CN
Données relatives à la priorité :
Titre (EN) CIRCUIT FANNING OUT METHOD
(FR) PROCÉDÉ DE SORTANCE DE CIRCUIT
(ZH) 电路扇出方法
Abrégé :
(EN) Disclosed is a circuit fanning out method, comprising: arranging base circuit layers (410, 420) and a medium layer (200) on a support board (100), wherein the medium layer (200) is located between the base circuit layers (410, 420) and the support board (100); and mounting chips (300) on the base circuit layers (410, 420), and electrically connecting the chips (300) to the base circuit layers (410, 420); arranging a packaging layer (600) to enable the chips (300) and the circuit layers (410, 420) to be located between the packaging layer (600) and the medium layer (200), and the packaging layer (600) and the medium layer (200) packaging and fixing the chips (300) and the circuit layers (410, 420); and disengaging the support board (100) from the medium layer (200). The method can prevent warping and deformation of the circuit layers and can manufacture a large plate circuit or manufacture a fine circuit with very small line width, and greatly increase the line density.
(FR) L'invention concerne un procédé de sortance de circuit, consistant : à agencer des couches de circuit de base (410, 420) et une couche de support (200) sur une carte de support (100), la couche de support (200) étant située entre les couches de circuit de base (410, 420) et la carte de support (100); et des puces de montage (300) sur les couches de circuit de base (410, 420), et connectant électriquement les puces (300) aux couches de circuit de base (410, 420); à agencer une couche d'encapsulation (600) pour permettre aux puces (300) et aux couches de circuit (410, 420) d'être situées entre la couche d'encapsulation (600) et la couche de support (200), et la couche d'encapsulation (600) et la couche de support (200) encapsulant et fixant des puces (300) et des couches de circuit (410, 420); et à libérer la carte de support (100) de la couche de support (200). Le procédé peut empêcher le gauchissement et la déformation des couches de circuit et peut fabriquer un circuit à plaque large ou fabriquer un circuit fin avec une très petite largeur de ligne, et augmenter considérablement la densité de ligne.
(ZH) 一种电路扇出方法,包括:将基电路层(410,420)和媒介层(200)设于载板(100),所述媒介层(200)位于所述基电路层(410,420)和所述载板(100)之间,安装芯片(300)于基电路层(410,420),使芯片(300)与所述基电路层(410,420)电连接;设置封装层(600),使芯片(300)和电路层(410,420)位于封装层(600)和媒介层(200)之间,封装层(600)和媒介层(200)将芯片(300)和电路层(410,420)封装固定;将载板(100)与媒介层(200)脱离。所述方法可以避免电路层的翘曲、变形,可以制作大平板电路、或者制作线宽很小的精细电路,大大提高连线密度。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)