Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018163731) CIRCUIT DE COMMANDE, DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEURS, DISPOSITIF DE TRAITEMENT D'INFORMATIONS ET PROCÉDÉ DE COMMANDE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/163731 N° de la demande internationale : PCT/JP2018/005047
Date de publication : 13.09.2018 Date de dépôt international : 14.02.2018
CIB :
G11C 11/16 (2006.01) ,G11C 7/04 (2006.01) ,G11C 13/00 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
02
utilisant des éléments magnétiques
16
utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
7
Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
04
avec des moyens d'éviter les effets perturbateurs thermiques
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
13
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes G11C11/, G11C23/ ou G11C25/197
Déposants :
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Inventeurs :
手塚 宙之 TEZUKA, Hiroyuki; JP
Mandataire :
亀谷 美明 KAMEYA, Yoshiaki; JP
金本 哲男 KANEMOTO, Tetsuo; JP
萩原 康司 HAGIWARA, Yasushi; JP
松本 一騎 MATSUMOTO, Kazunori; JP
Données relatives à la priorité :
2017-04496109.03.2017JP
Titre (EN) CONTROL CIRCUIT, SEMICONDUCTOR MEMORY DEVICE, INFORMATION PROCESSING DEVICE, AND CONTROL METHOD
(FR) CIRCUIT DE COMMANDE, DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEURS, DISPOSITIF DE TRAITEMENT D'INFORMATIONS ET PROCÉDÉ DE COMMANDE
(JA) 制御回路、半導体記憶装置、情報処理装置及び制御方法
Abrégé :
(EN) [Problem] To provide a control circuit that is capable of reliably generating a reference potential while suppressing an increase in power consumption or an increase in cost. [Solution] This control circuit performs a control such that writing is individually performed for a first reference element and a second element, wherein the first reference element is set to a first resistance state when a reference potential, which is to be used for reading data from a memory element, is generated, and the second reference element is different from the first reference element and is set to a second resistance state different from the first resistance state when the reference potential is generated.
(FR) [Problème] Fournir un circuit de commande qui est capable de générer de manière fiable un potentiel de référence tout en supprimant une augmentation de la consommation d'énergie ou une augmentation du coût. La solution selon l'invention porte sur un circuit de commande qui effectue une commande de sorte que l'écriture soit effectuée individuellement pour un premier élément de référence et un second élément, le premier élément de référence étant réglé à un premier état de résistance lorsqu'un potentiel de référence, qui doit être utilisé pour lire des données à partir d'un élément de mémoire, est généré, et le second élément de référence est différent du premier élément de référence et est réglé à un second état de résistance différent du premier état de résistance lorsque le potentiel de référence est généré.
(JA) 【課題】消費電力の増加やコストの増大を抑えつつ、確実な参照電位の生成が可能な制御回路を提供する。 【解決手段】メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第1の抵抗状態に設定された第1の参照素子と、前記参照電位を生成する際の、前記第1の抵抗状態とは異なる第2の抵抗状態に設定された、前記第1の参照素子と異なる第2の参照素子と、に対する書き込み処理を個別に実行するよう制御する、制御回路。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)