Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018163252) SYSTÈME DE STOCKAGE À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/163252 N° de la demande internationale : PCT/JP2017/008821
Date de publication : 13.09.2018 Date de dépôt international : 06.03.2017
CIB :
G06F 12/02 (2006.01) ,G06F 12/00 (2006.01) ,G06F 12/06 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
06
Adressage d'un bloc physique de transfert, p.ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
Déposants :
ゼンテルジャパン株式会社 ZENTEL JAPAN CORPORATION [JP/JP]; 東京都港区新橋六丁目21番3号 21-3, Shimbashi 6-chome, Minato-ku, Tokyo 1050004, JP
Inventeurs :
原口 大 HARAGUCHI, Masaru; JP
久保 貴志 KUBO, Takashi; JP
月川 靖彦 TSUKIKAWA, Yasuhiko; JP
濱本 武史 HAMAMOTO, Takeshi; JP
伊賀 裕倫 IGA, Hironori; JP
安田 憲一 YASUDA, Kenichi; JP
Mandataire :
鮫島 睦 SAMEJIMA, Mutsumi; JP
川端 純市 KAWABATA, Junichi; JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR STORAGE SYSTEM
(FR) SYSTÈME DE STOCKAGE À SEMI-CONDUCTEURS
(JA) 半導体記憶システム
Abrégé :
(EN) A memory controller (3) is provided with a read/write control circuit (11) for controlling a data read from a memory (5) and a data write to the memory (5), and a transfer control circuit (12) for controlling a data transfer in the inside of the memory (5). The transfer control circuit (12) transmits a first signal value that is unused in a JEDEC standard to the memory (5) via a signal line of a memory bus (4) and thereby enables a transfer command for writing the data read out from a source storage cell (61) to a destination storage cell (61), which is an additional transfer command not stipulated in the JEDEC standard, without going via the outside of the memory (5).
(FR) Un contrôleur de mémoire (3) est pourvu d'un circuit de commande de lecture/écriture (11) pour commander la lecture de données à partir d'une mémoire (5) et l'écriture de données dans la mémoire (5), et un circuit de commande de transfert (12) pour commander le transfert de données au sein de la mémoire (5). Le circuit de commande de transfert (12) transmet à la mémoire (5) dans une norme JEDEC une première valeur de signal qui est inutilisée, par l'intermédiaire d'une ligne de signal d'un bus de mémoire (4), et active ainsi une commande de transfert pour écrire les données lues à partir d'une cellule de stockage source (61) dans une cellule de stockage de destination (61), ladite commande étant une commande de transfert supplémentaire non stipulée dans la norme JEDEC, sans passer par l'extérieur de la mémoire (5).
(JA) メモリコントローラ(3)は、メモリ(5)からのデータの読み出し及びメモリ(5)へのデータの書き込みを制御する読み書き制御回路(11)と、メモリ(5)の内部におけるデータの転送を制御する転送制御回路(12)とを備える。転送制御回路(12)は、メモリバス(4)の信号線を介してJEDEC標準で不使用の第1の信号値をメモリ(5)に送信することにより、JEDEC標準で規定されていない追加の転送コマンドであって、転送元の記憶セル(61)から読み出したデータをメモリ(5)の外部を経由することなく転送先の記憶セル(61)に書き込む転送コマンドを使用可能に設定する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)