Recherche dans les collections de brevets nationales et internationales

1. (WO2018163014) ÉQUILIBRAGE DE FIL D'ABSENCE DE MÉMOIRE CACHE

Pub. No.:    WO/2018/163014    International Application No.:    PCT/IB2018/051213
Publication Date: Fri Sep 14 01:59:59 CEST 2018 International Filing Date: Wed Feb 28 00:59:59 CET 2018
IPC: G06F 12/12
Applicants: INTERNATIONAL BUSINESS MACHINES CORPORATION
IBM UNITED KINGDOM LIMITED
IBM (CHINA) INVESTMENT COMPANY LIMITED
Inventors: ALEXANDER, Gregory, William
SONG, Somin
BARRICK, Brian
SAPORITO, Anthony
JACOBI, Christian
TSAI, Aaron
FOX, Thomas, Winters
Title: ÉQUILIBRAGE DE FIL D'ABSENCE DE MÉMOIRE CACHE
Abstract:
Selon l'invention, un processeur multifils simultané (SMT) avec un pipeline de répartition partagé comprend un premier circuit qui détecte un fil d'absence de mémoire cache. Un deuxième circuit détermine un premier niveau de hiérarchie de mémoire cache dans lequel s'est produite l'absence de mémoire cache détectée. Un troisième circuit détermine un groupe suivant à exécuter (NTC) dans le fil ainsi qu'une pluralité de groupes supplémentaires (X) dans le fil. Les groupes supplémentaires (X) sont configurés de manière dynamique d'après l'absence de mémoire cache détectée Un quatrième circuit détermine si des groupes quelconques dans le fil sont plus récents que le groupe NTC déterminé et la pluralité de groupes supplémentaires (X), puis vide tous les groupes plus récents déterminés à partir du fil d'absence de mémoire cache.