Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018162583) COMPOSANT SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION D'AU MOINS UN COMPOSANT SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/162583 N° de la demande internationale : PCT/EP2018/055653
Date de publication : 13.09.2018 Date de dépôt international : 07.03.2018
CIB :
H01L 21/78 (2006.01) ,H01L 33/00 (2010.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
33
Dispositifs à semi-conducteurs ayant au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Détails
Déposants :
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
Inventeurs :
ZITZLSPERGER, Michael; DE
KÜHNELT, Michael; DE
REITH, Andreas; DE
NAGEL, Peter; DE
Mandataire :
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Données relatives à la priorité :
10 2017 104 859.608.03.2017DE
Titre (EN) SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING AT LEAST ONE SEMICONDUCTOR COMPONENT
(FR) COMPOSANT SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION D'AU MOINS UN COMPOSANT SEMI-CONDUCTEUR
(DE) HALBLEITERBAUELEMENT UND VERFAHREN ZUR HERSTELLUNG VON MINDESTENS EINEM HALBLEITERBAUELEMENT
Abrégé :
(EN) The invention relates to a method for producing at least one semiconductor component (11), having the following steps: - providing at least one semiconductor chip (1) which comprises the following: - a chip substrate (2), - a semiconductor layer sequence (3) which is arranged on the chip substrate (2), - a first main surface (1A) and a second main surface (1B) lying opposite the first main surface (1A), and - at least one lateral surface (1C) which is arranged transversely to the first and second main surface (1A, 1B), wherein the semiconductor chip (1) has traces (8) of a separation process on the lateral surface (1C); - providing a support (9) with a mounting surface (9A); - mounting the at least one semiconductor chip (1) on the support (9), said first main surface (1A) of the at least one semiconductor chip (1) being connected to the mounting surface (9A) of the support (9); and - etching the semiconductor chip (1) on the lateral surface (1C). The invention additionally relates to a semiconductor component (11) which can be produced using such a method.
(FR) L’invention concerne un procédé pour produire au moins un composant semi-conducteur (11) comprenant les étapes successives consistant : à fournir au moins une puce de semi-conducteur (1) comprenant un substrat de puce (2), une succession de couches semi-conductrices (3) disposées sur le substrat de puce (2), une première surface principale (1A) et une deuxième surface principale (1B) qui est opposée à la première surface principale (1A), au moins une surface latérale (1C) qui est disposée transversalement à la première surface principale et à la deuxième surface principale (1A, 1B), la puce de semi-conducteur (1) comprenant, sur la surface latérale (1C), des traces (8) de séparation, à fournir un support (9) comportant une surface de montage (9A), à monter la ou les puce(s) de semi-conducteur (1) sur le support (9), la première surface principale (1A) de la ou des puce(s) de semi-conducteur (1) étant liée à la surface de montage (9A) du support (9), à soumettre la puce de semi-conducteur (1) au niveau de la surface latérale (1C) à un processus d’attaque. Cette invention concerne en outre un composant semi-conducteur (11) produit au moyen de ce procédé.
(DE) Es wird ein Verfahren zur Herstellung von mindestens einem Halbleiterbauelement (11) angegeben mit den aufeinander folgenden Schritten: -Bereitstellen von mindestens einem Halbleiterchip (1) umfassend: -ein Chipsubstrat (2) -eine auf dem Chipsubstrat (2) angeordnete Halbleiterschichtenfolge (3), -eine erste Hauptfläche (1A) und eine der ersten Hauptfläche (1A) gegenüberliegende zweite Hauptfläche (1B), -mindestens eine Seitenfläche (1C), die quer zu der ersten und zweiten Hauptfläche (1A, 1B) angeordnet ist, wobei der Halbleiterchip (1) an der Seitenfläche (1C) Spuren (8) einer Vereinzelung aufweist, -Bereitstellen eines Trägers (9) mit einer Montagefläche (9A), -Montage des mindestens einen Halbleiterchips (1) auf dem Träger (9), wobei die erste Hauptfläche (1A) des mindestens einen Halbleiterchips (1) mit der Montagefläche (9A) des Trägers (9) verbunden wird, -Ätzen des Halbleiterchips (1) an der Seitenfläche (1C). Des Weiteren wird ein Halbleiterbauelement(11) angegeben, das mit einem derartigen Verfahren hergestellt werden kann.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)