Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018161859) STRUCTURE DE CONTACT DE LIAISON HYBRIDE D'UN DISPOSITIF DE MÉMOIRE TRIDIMENSIONNEL
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/161859 N° de la demande internationale : PCT/CN2018/077908
Date de publication : 13.09.2018 Date de dépôt international : 02.03.2018
CIB :
H01L 27/11524 (2017.01)
[IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!]
Déposants :
YANGTZE MEMORY TECHNOLOGIES CO., LTD. [CN/CN]; Room 7018, No. 18, Huaguang Road Guandong Science and Technology Industrial Park East Lake High-Tech Development Zone Wuhan, Hubei 430074, CN
Inventeurs :
LU, Zhenyu; CN
YANG, Simon Shi-Ning; CN
PAN, Feng; CN
YANG, Steve Weiyi; CN
CHEN, Jun; CN
WU, Guanping; CN
SHI, Wenguang; CN
CHENG, Weihua; CN
Mandataire :
北京永新同创知识产权代理有限公司 NTD UNIVATION INTELLECTUAL PROPERTY AGENCY LTD.; 中国北京市 东城区北三环东路36号北京环球贸易中心C座10层 10th Floor, Tower C, Beijing Global Trade Center, 36 North Third Ring Road East, Dongcheng District Beijing 100013, CN
Données relatives à la priorité :
201710135655.308.03.2017CN
Titre (EN) HYBRID BONDING CONTACT STRUCTURE OF THREE-DIMENSIONAL MEMORY DEVICE
(FR) STRUCTURE DE CONTACT DE LIAISON HYBRIDE D'UN DISPOSITIF DE MÉMOIRE TRIDIMENSIONNEL
Abrégé :
(EN) Embodiments of through array contact structures of a 3D memory device and fabricating method thereof are disclosed. The memory device includes an alternating layer stack disposed on a first substrate. The alternating layer stack includes a first region including an alternating dielectric stack, and a second region including an alternating conductor/dielectric stack. The memory device further includes a barrier structure extending vertically through the alternating layer stack to laterally separate the first region from the second region, multiple through array contacts in the first region, each through array contact extending vertically through the alternating dielectric stack, an array interconnection layer in contact with the through array contacts, a peripheral circuit formed on a second substrate and a peripheral interconnection layer on the peripheral circuit. The array interconnection layer is bonded on the peripheral interconnection layer, such that the peripheral circuit is electrically connected with at least one through array contact.
(FR) Certains modes de réalisation de l'invention portent sur des structures de contact de réseau traversant d'un dispositif de mémoire 3D et sur leur procédé de fabrication. Le dispositif de mémoire comprend un empilement de couches alternées disposé sur un premier substrat. L'empilement de couches alternées comporte une première région comprenant un empilement diélectrique alterné, et une seconde région comprenant un empilement conducteur/diélectrique alterné. Le dispositif de mémoire comprend en outre : une structure barrière s'étendant verticalement dans l'empilement de couches alternées de façon à séparer latéralement la première région de la seconde région; de multiples contacts de réseau traversants dans la première région, chaque contact de réseau traversant s'étendant verticalement dans l'empilement diélectrique alterné; une couche d'interconnexion de réseau en contact avec les contacts de réseau traversants; un circuit périphérique formé sur un second substrat; et une couche d'interconnexion périphérique sur le circuit périphérique, la couche d'interconnexion de réseau étant liée sur la couche d'interconnexion périphérique, de telle sorte que le circuit périphérique est électriquement connecté à au moins un contact de réseau traversant.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)