Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018161272) PROCÉDÉ, DISPOSITIF ET SYSTÈME DE REMPLACEMENT EN CACHE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/161272 N° de la demande internationale : PCT/CN2017/075952
Date de publication : 13.09.2018 Date de dépôt international : 08.03.2017
CIB :
G06F 12/08 (2016.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
08
dans des systèmes de mémoires hiérarchiques, p.ex. systèmes de mémoire virtuelle
Déposants :
华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; 中国广东省深圳市 龙岗区坂田华为总部办公楼 Huawei Administration Building Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventeurs :
于绩洋 YU, Jiyang; CN
方磊 FANG, Lei; CN
蔡卫光 CAI, Weiguang; CN
Données relatives à la priorité :
Titre (EN) CACHE REPLACEMENT METHOD, DEVICE, AND SYSTEM
(FR) PROCÉDÉ, DISPOSITIF ET SYSTÈME DE REMPLACEMENT EN CACHE
(ZH) 一种缓存替换方法,装置和系统
Abrégé :
(EN) Embodiments of the invention provide a method, device, and system for cache replacement in a computer. The computer comprises a high-level cache and a low-level cache, and the low-level cache and the high-level cache have an inclusion relationship. The method comprises: a processor selecting in the low-level cache a first cache line as a cache line to be replaced, monitoring whether a hit to a corresponding cache line of the first cache line occurs in the high-level cache, and if a hit to the corresponding cache line of the first cache line occurs in the high-level cache before a cache miss occurs in the low-level cache, reserving the first cache line in the low-level cache, and selecting a second cache line as the cache line to be replaced. Access to the high-level cache is monitored, preventing back invalidation of frequently-accessed cache lines in the high-level cache, and improving the cache hit rate.
(FR) Selon des modes de réalisation, la présente invention concerne un procédé, un dispositif et un système de remplacement en cache dans un ordinateur. L'ordinateur comprend un cache de haut niveau et un cache de bas niveau, qui sont unis par une relation d'inclusion. Le procédé comprend les étapes suivantes : un processeur sélectionne dans le cache de bas niveau une première ligne de cache pour en faire une ligne de cache à remplacer, il surveille l'apparition, dans le cache de haut niveau, d'une requête de cache satisfaite concernant une ligne de cache correspondante de la première ligne de cache, et, si une requête de cache satisfaite concernant la ligne de cache correspondante de la première ligne de cache apparaît dans le cache de haut niveau avant qu'une requête de cache non satisfaite n'apparaisse dans le cache de bas niveau, il réserve la première ligne de cache dans le cache de bas niveau, et il sélectionne une seconde ligne de cache pour en faire la ligne de cache à remplacer. L'accès au cache de haut niveau est surveillé, empêchant l'invalidation postérieure de lignes de cache à accès fréquent dans le cache de haut niveau, et améliorant le taux de réussite de cache.
(ZH) 本发明实施例提供了一种计算机中的缓存替换方法、装置和系统。该计算机包括高层级缓存和低层级缓存,低层级缓存与高层级缓存为包含关系,该方法包括:处理器在低层级缓存中选择第一缓存行作为待替换缓存行,并监控高层级缓存中是否发生对第一缓存行的相应缓存行的命中,如果在低层级缓存发生缓存未命中前,高层级缓存中发生了对第一缓存行的相应缓存行的命中,则在低层级缓存中保留第一缓存行,并选择第二缓存行作为待替换缓存行。通过对高层级缓存访问情况的监控,避免了对高层级缓存中被频繁访问的缓存行的后无效,提升了缓存命中率。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)