Recherche dans les collections de brevets nationales et internationales

1. (WO2018160773) SYSTÈME ET PROCÉDÉ D'ACCÉLÉRATEUR DE TRANSFERT DE MATRICE

Pub. No.:    WO/2018/160773    International Application No.:    PCT/US2018/020334
Publication Date: Sat Sep 08 01:59:59 CEST 2018 International Filing Date: Thu Mar 01 00:59:59 CET 2018
IPC: G06F 17/16
G06F 9/38
Applicants: TEXAS INSTRUMENTS INCORPORATED
TEXAS INSTRUMENTS JAPAN LIMITED
Inventors: REDFERN, Arthur, John
BHARDWAJ, Asheesh
Title: SYSTÈME ET PROCÉDÉ D'ACCÉLÉRATEUR DE TRANSFERT DE MATRICE
Abstract:
Un système et un procédé d'accélérateur de transfert de matrice (0111) coordonnent des transferts de données entre une mémoire de données externe (EDM) (0130) et une mémoire de données locale (LDM) (0114) au moyen d'un pavage et/ou d'un regroupement en matrice. Le système utilise une procédure de mise en tampon en avant-plan/arrière-plan qui superpose des opérations de calcul et de transfert de données et permet des transferts de données avec ou sans remplissage périphérique de la matrice par bourrage avec des zéros. Le système peut incorporer un contrôleur d'accès direct à la mémoire (DMA) à remplissage avec des zéros (ZDC) qui transfère des données de l'EDM (0130) au LDM (0114) sur la base d'un ensemble de registres de contrôleur DMA comprenant un registre de largeur de données (DWR), un registre de comptage de transferts (TCR), un registre de comptage de remplissages (FCR), un registre d'adresses source EDM (ESR) et un registre d'adresses cible LDM (LTR). Le ZDC transfère des données de l'ESR EDM (0130) au LTR LDM (0114), de telle sorte que les données EDM sont automatiquement remplies par des zéros autour d'une périphérie d'une matrice écrite sur la matrice LDM sur la base de la valeur FCR.