Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018160312) ANNULATION DE PARASITE À L'AIDE D'UNE INJECTION DE PARASITE INVERSE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/160312 N° de la demande internationale : PCT/US2018/016140
Date de publication : 07.09.2018 Date de dépôt international : 31.01.2018
CIB :
H04B 1/525 (2015.01) ,H04B 1/04 (2006.01)
[IPC code unknown for H04B 1/525]
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
B
TRANSMISSION
1
Détails des systèmes de transmission, non couverts par l'un des groupes H04B3/-H04B13/129; Détails des systèmes de transmission non caractérisés par le milieu utilisé pour la transmission
02
Émetteurs
04
Circuits
Déposants :
INTEL IP CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
AVIVI, Rotem; IL
KERNER, Michael; IL
GUREVITZ, Assaf; IL
Mandataire :
ESCHWEILER, Thomas G.; US
Données relatives à la priorité :
15/449,07803.03.2017US
Titre (EN) SPUR CANCELATION USING INVERSE SPUR INJECTION
(FR) ANNULATION DE PARASITE À L'AIDE D'UNE INJECTION DE PARASITE INVERSE
Abrégé :
(EN) A spur cancelation system includes error circuitry, inverse spur circuitry, and injection circuitry. The error circuitry is configured to generate an error signal based at least on a first transceiver signal in a transceiver signal processing chain. The inverse spur circuitry is configured to, based at least on the error signal, determine a gain and a phase of a spur signal in the transceiver signal and generate an inverse spur signal based at least on the gain and the phase of the spur signal. The injection circuitry is configured to inject the inverse spur signal to cancel a spur in a second transceiver signal in the transceiver signal processing chain.
(FR) Un système d'annulation de parasite comprend un circuit d'erreur, un circuit de parasite inverse et un circuit d'injection. Le circuit d'erreur est configuré pour générer un signal d'erreur sur la base au moins d'un premier signal d'émetteur-récepteur dans une chaîne de traitement de signal d'émetteur-récepteur. Le circuit de parasite inverse est configuré pour, sur la base au moins du signal d'erreur, déterminer un gain et une phase d'un signal parasite dans le signal d'émetteur-récepteur et générer un signal parasite inverse sur la base au moins du gain et de la phase du signal parasite. Le circuit d'injection est configuré pour injecter le signal parasite inverse pour annuler un parasite dans un second signal d'émetteur-récepteur dans la chaîne de traitement de signal d'émetteur-récepteur.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)