Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018159653) DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/159653 N° de la demande internationale : PCT/JP2018/007421
Date de publication : 07.09.2018 Date de dépôt international : 28.02.2018
CIB :
G11C 13/00 (2006.01) ,H03K 17/00 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
13
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes G11C11/, G11C23/ ou G11C25/197
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
17
Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
Déposants :
日本電気株式会社 NEC CORPORATION [JP/JP]; 東京都港区芝五丁目7番1号 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP
Inventeurs :
宮村 信 MIYAMURA Makoto; JP
辻 幸秀 TSUJI Yukihide; JP
阪本 利司 SAKAMOTO Toshitsugu; JP
根橋 竜介 NEBASHI Ryusuke; JP
多田 あゆ香 TADA Ayuka; JP
白 旭 BAI Xu; JP
Mandataire :
下坂 直樹 SHIMOSAKA Naoki; JP
Données relatives à la priorité :
2017-03836501.03.2017JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé :
(EN) In order to eliminate an increase in the source potential of a transistor selected during writing or reading, this semiconductor device is equipped with: a variable-resistance type first switch (103) having a first terminal and a second terminal; a variable-resistance type second switch (104) having a third terminal and a fourth terminal, the third terminal being connected to the second terminal to form an intermediate node (105); first wiring (101) connected to the first terminal; second wiring (102) connected to the fourth terminal and, in a planar view, extending in a direction crossing the first wiring; a first selection transistor (106) connected to the first wiring; a second selection transistor (107) connected to the second wiring; a first well terminal connection line (113) to which a well terminal of the first selection transistor is connected; and a second well terminal connection line (114) to which a well terminal of the second selection transistor is connected. The first well terminal connection line and the second well terminal connection line are electrically insulated.
(FR) Afin d'éliminer une augmentation du potentiel de source d'un transistor sélectionné pendant l'écriture ou la lecture, l'invention concerne un dispositif à semi-conducteur qui est équipé : d'un premier commutateur de type à résistance variable (103) comportant une première borne et une seconde borne ; d'un second commutateur de type à résistance variable (104) comportant une troisième borne et une quatrième borne, la troisième borne étant reliée à la deuxième borne afin de former un nœud intermédiaire (105) ; un premier câblage (101) relié à la première borne ; un second câblage (102) relié à la quatrième borne et, dans une vue en plan, s'étendant dans une direction croisant le premier câblage ; un premier transistor de sélection (106) relié au premier câblage ; un second transistor de sélection (107) relié au second câblage ; une première ligne de liaison de borne de puits (113) à laquelle une borne de puits du premier transistor de sélection est reliée ; et une seconde ligne de liaison de borne de puits (114) à laquelle une borne de puits du second transistor de sélection est reliée. La première ligne de liaison de borne de puits et la seconde ligne de liaison de borne de puits sont isolées électriquement.
(JA) 書込読出時に選択されたトランジスタのソース電位の上昇をなくす。半導体装置は、第一端子及び第二端子を有する抵抗変化型の第一スイッチ(103)と、第三端子及び第四端子を有し、第三端子が第二端子に接続して中間ノード(105)を形成する抵抗変化型の第二スイッチ(104)と、第一端子に接続している第一配線(101)と、第四端子に接続し、平面視で第一配線と交わる方向に延伸している第二配線(102)と、第一配線に接続されている第一選択トランジスタ(106)と、第二配線に接続されている第二選択トランジスタ(107)と、第一選択トランジスタのウェル端子が接続されている第一ウェル端子接続線(113)と、第二選択トランジスタのウェル端子が接続されている第二ウェル端子接続線(114)と、を備え、第一ウェル端子接続線と第二ウェル端子接続線とは、電気的に絶縁している。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)