Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018159140) PROCÉDÉ D'ÉVALUATION DE LA CAPACITÉ DE PIÉGEAGE D'IMPURETÉS D'UNE TRANCHE DE SILICIUM ÉPITAXIAL ET TRANCHE DE SILICIUM ÉPITAXIAL
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/159140 N° de la demande internationale : PCT/JP2018/001471
Date de publication : 07.09.2018 Date de dépôt international : 12.01.2018
CIB :
H01L 21/322 (2006.01) ,H01L 21/20 (2006.01) ,H01L 21/265 (2006.01) ,H01L 21/66 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
322
pour modifier leurs propriétés internes, p.ex. pour produire des défectuosités internes
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
20
Dépôt de matériaux semi-conducteurs sur un substrat, p.ex. croissance épitaxiale
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
26
Bombardement par des radiations ondulatoires ou corpusculaires
263
par des radiations d'énergie élevée
265
produisant une implantation d'ions
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
66
Essai ou mesure durant la fabrication ou le traitement
Déposants :
株式会社SUMCO SUMCO CORPORATION [JP/JP]; 東京都港区芝浦一丁目2番1号 2-1, Shibaura 1-chome, Minato-ku, Tokyo 1058634, JP
Inventeurs :
重松 理史 SHIGEMATSU, Satoshi; JP
奥山 亮輔 OKUYAMA, Ryosuke; JP
栗田 一成 KURITA, Kazunari; JP
Mandataire :
杉村 憲司 SUGIMURA, Kenji; 東京都千代田区霞が関三丁目2番1号 霞が関コモンゲート西館36階 36F, Kasumigaseki Common Gate West, 3-2-1, Kasumigaseki, Chiyoda-ku, Tokyo 1000013, JP
Données relatives à la priorité :
2017-03760628.02.2017JP
2017-15320908.08.2017JP
Titre (EN) METHOD FOR EVALUATING IMPURITY GETTERING ABILITY OF EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER
(FR) PROCÉDÉ D'ÉVALUATION DE LA CAPACITÉ DE PIÉGEAGE D'IMPURETÉS D'UNE TRANCHE DE SILICIUM ÉPITAXIAL ET TRANCHE DE SILICIUM ÉPITAXIAL
(JA) エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
Abrégé :
(EN) The present invention provides a method for evaluating the impurity gettering ability of an epitaxial silicon wafer, the method being capable of evaluating with high accuracy, the gettering behavior of impurities in a carbon-dissolved modified layer formed immediately below an epitaxial layer. This method is characterized in that a carbon-dissolved modified layer formed immediately below an epitaxial layer is analyzed by a three-dimensional atom probe method and the impurity gettering ability in the modified layer is evaluated on the basis of a three-dimensional map of carbon in the modified layer, the three-dimensional map being obtained by the analysis.
(FR) La présente invention concerne un procédé d'évaluation de la capacité de piégeage d'impuretés d'une tranche de silicium épitaxial, ledit procédé permettant d'évaluer avec une précision élevée le comportement de piégeage d'impuretés dans une couche modifiée, dissoute dans du carbone et formée immédiatement sous une couche épitaxiale. Ce procédé est caractérisé en ce qu'une couche modifiée, dissoute dans du carbone et formée immédiatement sous une couche épitaxiale est analysée au moyen d'un procédé de sonde atomique tridimensionnelle, et la capacité d'absorption des impuretés dans la couche modifiée est évaluée sur la base d'une carte tridimensionnelle de carbone dans la couche modifiée, la carte tridimensionnelle étant obtenue au moyen de l'analyse.
(JA) 本発明は、エピタキシャル層直下に形成した炭素が固溶した改質層における不純物のゲッタリング挙動を高精度に評価することが可能な、エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法を提供する。本開示の方法は、エピタキシャル層直下に形成した炭素が固溶した改質層を3次元アトムプローブ法により分析し、この分析により得られる前記改質層における炭素の3次元マップに基づいて、前記改質層における不純物のゲッタリング能力を評価することを特徴とする。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)