Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018158840) PROCÉDÉ DE FABRICATION DE SUBSTRAT MATRICIEL ACTIF ET PROCÉDÉ DE FABRICATION DE DISPOSITIF D'AFFICHAGE ÉLECTROLUMINESCENT ORGANIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/158840 N° de la demande internationale : PCT/JP2017/007891
Date de publication : 07.09.2018 Date de dépôt international : 28.02.2017
CIB :
H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Inventeurs :
斉藤 貴翁 SAITOH, Takao; --
神崎 庸輔 KANZAKI, Yohsuke; --
三輪 昌彦 MIWA, Masahiko; --
山中 雅貴 YAMANAKA, Masaki; --
金子 誠二 KANEKO, Seiji; --
Mandataire :
特許業務法人HARAKENZO WORLD PATENT & TRADEMARK HARAKENZO WORLD PATENT & TRADEMARK; 大阪府大阪市北区天神橋2丁目北2番6号 大和南森町ビル Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041, JP
Données relatives à la priorité :
Titre (EN) METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE AND METHOD FOR MANUFACTURING ORGANIC EL DISPLAY DEVICE
(FR) PROCÉDÉ DE FABRICATION DE SUBSTRAT MATRICIEL ACTIF ET PROCÉDÉ DE FABRICATION DE DISPOSITIF D'AFFICHAGE ÉLECTROLUMINESCENT ORGANIQUE
(JA) アクティブマトリクス基板の製造方法および有機EL表示装置の製造方法
Abrégé :
(EN) In the gate electrode forming step according to the present invention, a metal film to be a gate electrode (18) of a TFT (7) is formed on a gate insulating film (17) covering an island-shaped semiconductor layer 16, the gate electrode (18) is formed by dry-etching the metal film, and plasma treatment using oxygen or nitrogen is performed with respect to the exposed gate electrode (18). Consequently, a needle crystal or a granular crystal is prevented from being formed, while suppressing deterioration of production efficiency.
(FR) Dans l'étape de formation d'électrode de grille selon la présente invention, un film métallique destiné à être une électrode de grille (18) d'un transistor à couches minces (TFT) est formé sur un film d'isolation de grille (17) recouvrant une couche semiconductrice en forme d'îlot 16, l'électrode de grille (18) étant formée par gravure à sec du film métallique, et un traitement au plasma utilisant de l'oxygène ou de l'azote étant effectué par rapport à l'électrode de grille exposée (18). Par conséquent, un cristal aciculaire ou un cristal granulaire est empêché d'être formé, tout en supprimant la détérioration de l'efficacité de production.
(JA) ゲート電極形成工程において、島状の半導体層16を覆うゲート絶縁膜(17)上にTFT(7)のゲート電極(18)となる金属膜を成膜し、当該金属膜をドライエッチングによりゲート電極(18)を形成し、露出するゲート電極(18)に対し酸素または窒素を用いたプラズマ処理を施す。これにより、生産効率の低下を抑制しつつ針状結晶または粒状結晶が形成されることを防止する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)