Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018157547) PROCÉDÉ DE MISE SOUS BOÎTIER POUR BOÎTIER INTÉGRÉ À UN SYSTÈME DE TRANSMISSION DE PUISSANCE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/157547 N° de la demande internationale : PCT/CN2017/095403
Date de publication : 07.09.2018 Date de dépôt international : 01.08.2017
CIB :
H01L 21/56 (2006.01) ,H01L 23/31 (2006.01) ,H01L 25/07 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56
Capsulations, p.ex. couches de capsulation, revêtements
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
31
caractérisées par leur disposition
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
07
les dispositifs étant d'un type prévu dans le groupe H01L29/81
Déposants :
中芯长电半导体(江阴)有限公司 SJ SEMICONDUCTOR (JIANGYIN) CORPORATION [CN/CN]; 中国江苏省无锡市 江阴市长山大道78号 No.78 Changshan Avenue, Jiangyin Wuxi, Jiangsu 214437, CN
Inventeurs :
林章申 LIN, Johnson, Changshen; CN
林正忠 LIN, Alan, Chengchung; CN
何志宏 HO, Patrick, Chihhung; CN
周祖源 ZHOU, Zuyuan; CN
Mandataire :
上海光华专利事务所 J.Z.M.C. PATENT AND TRADEMARK LAW OFFICE; 中国上海市 杨浦区国定路335号5022室余明伟 YU, Mingwei Room 5022, No.335, Guoding Road, Yangpu District Shanghai 200433, CN
Données relatives à la priorité :
201710124498603.03.2017CN
Titre (EN) PACKAGING METHOD FOR PACKAGE INTEGRATED WITH POWER TRANSMISSION SYSTEM
(FR) PROCÉDÉ DE MISE SOUS BOÎTIER POUR BOÎTIER INTÉGRÉ À UN SYSTÈME DE TRANSMISSION DE PUISSANCE
(ZH) 集成有供电传输系统的封装件的封装方法
Abrégé :
(EN) A packaging method for a package integrated with a power transmission system, comprising the following steps of: 1) providing a carrier (11); 2) forming, employing a wire bonding process, metal leads (12) on the surface of the carrier; 3) providing an active module (14) and a passive module (15) on the surface, formed with the metal leads, of the carrier, and forming metal connection posts (16) on the surfaces of the active module and the passive module; 4) packaging and molding the metal leads, the active module, the passive module, and the metal connection posts; 5) forming a re-wiring layer (18) on the surface of plastic-packaging material (17); 6) providing an electricity chip (19) on the surface of the re-wiring layer, the electricity chip butting a low voltage power rail by means of a plurality of micro bumps (20); and 7) peeling the carrier, to form solder bumps (23) connected to the metal leads. By means of using a three-dimensional chip stacking technology, power transmission efficiency is improved and the number of different available voltage rails is increased.
(FR) L'invention concerne un procédé de mise sous boîtier pour un boîtier intégré à un système de transmission de puissance, comprenant les étapes suivantes consistant à : 1) fournir un support (11) ; 2) former, à l'aide d'un procédé de connexion des puces, des fils métalliques (12) sur la surface du support ; 3) fournir un module actif (14) et un module passif (15) sur la surface, formés avec les fils métalliques, du support (11), et former des bornes de connexion métalliques (16) sur les surfaces du module actif et du module passif ; 4) mettre sous boîtier et mouler les fils métalliques, le module actif, le module passif et les bornes de connexion métalliques ; 5) former une couche de recâblage (18) sur la surface du matériau de mise sous boîtier en plastique (17) ; 6) fournir une puce électrique (19) sur la surface de la couche de recâblage, la puce électrique venant en butée contre un rail d'alimentation basse tension au moyen d'une pluralité de microbosses (20) ; et 7) peler le support, pour former des bosses de soudure (23) connectées aux premiers fils métalliques. En utilisant une technologie d'empilement de puce tridimensionnelle, l'efficacité de transmission d'énergie est améliorée et le nombre de différents rails de tension disponibles est augmenté.
(ZH) 一种集成有供电传输系统的封装件的封装方法,包括如下步骤:1)提供一载体(11);2)采用引线键合工艺在载体表面形成金属引线(12);3)将有源模块(14)及无源模块(15)设置于载体形成有金属引线的表面上,并在有源模块及无源模块表面形成金属连接柱(16);4)将金属引线、有源模块、无源模块及金属连接柱封装成型;5)在塑封材料(17)表面形成再布线层(18);6)将用电芯片(19)设置于再布线层表面,用电芯片经由多个微凸块(20)实现与低电压供电轨道的对接;7)剥离载体,形成与金属引线相连接的焊料凸块(23)。通过使用三维芯片堆叠技术,提高了电力输送效率,增加了不同电压轨道的可用数量。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)