Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018146727) DISPOSITIF, PROCÉDÉ ET PROGRAMME DE SYNTHÈSE DE HAUT NIVEAU
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/146727 N° de la demande internationale : PCT/JP2017/004441
Date de publication : 16.08.2018 Date de dépôt international : 07.02.2017
CIB :
G06F 17/50 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17
Equipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
50
Conception assistée par ordinateur
Déposants :
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventeurs :
山本 亮 YAMAMOTO, Ryo; JP
Mandataire :
溝井国際特許業務法人 MIZOI INTERNATIONAL PATENT FIRM; 神奈川県鎌倉市大船二丁目17番10号3階 3rd floor, 17-10, Ofuna 2-chome, Kamakura-shi, Kanagawa 2470056, JP
Données relatives à la priorité :
Titre (EN) HIGH-LEVEL SYNTHESIS DEVICE, HIGH-LEVEL SYNTHESIS METHOD AND HIGH-LEVEL SYNTHESIS PROGRAM
(FR) DISPOSITIF, PROCÉDÉ ET PROGRAMME DE SYNTHÈSE DE HAUT NIVEAU
(JA) 高位合成装置、高位合成方法および高位合成プログラム
Abrégé :
(EN) This high-level synthesis device (100) executes a high-level synthesis for an operation description (151) which includes a plurality of loop descriptions and also includes a logic description. From the plurality of loop descriptions, an extraction unit (110) extracts, as loop description candidates (513),loop descriptions which can be merged with the logic description without changing a function. In addition, the extraction unit (110) calculates, as circuit characteristics (514), characteristics of circuits in a case where the logic description is merged with each of the loop description candidates (513). A determination unit (120) determines, from the loop description candidates (513) on the basis of the circuit characteristics (514), a loop description which is to be merged with the logic description. A merge unit (130) merges the logic description with the loop description that has been determined by the determination unit (120).
(FR) L'invention concerne un dispositif de synthèse de haut niveau (100) qui exécute une synthèse de haut niveau pour une description d'opération (151) comprenant une pluralité de descriptions de boucle ainsi qu'une description logique. Parmi la pluralité de descriptions de boucle, une unité d'extraction (110) extrait, en tant que descriptions de boucle candidates (513), des descriptions de boucle qui peuvent être fusionnées avec la description logique sans modifier une fonction. De plus, l'unité d'extraction (110) calcule, en tant que caractéristiques de circuit (514), des caractéristiques de circuit dans le cas où la description logique est fusionnée avec chacune des descriptions de boucle candidates (513). À partir des descriptions de boucle candidates (513), une unité de détermination (120) détermine, d'après les caractéristiques de circuit (514), une description de boucle qui doit être fusionnée avec la description logique. Une unité de fusion (130) fusionne la description logique avec la description de boucle qui a été déterminée par l'unité de détermination (120).
(JA) 高位合成装置(100)は、ループ記述を複数含むとともに論理記述を含む動作記述(151)に対して高位合成を実行する。抽出部(110)が、複数のループ記述から、機能を変更せずに論理記述とマージすることが可能なループ記述をループ記述候補(513)として抽出する。また、抽出部(110)が、論理記述をループ記述候補(513)の各々にマージした場合の回路の特性を回路特性(514)として算出する。決定部(120)は、回路特性(514)に基づいて、ループ記述候補(513)から論理記述とマージするループ記述を決定する。そして、マージ部(130)が、決定部(120)により決定されたループ記述に論理記述をマージする。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)