Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018146449) DÉRIVATION DE CACHE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/146449 N° de la demande internationale : PCT/GB2018/050213
Date de publication : 16.08.2018 Date de dépôt international : 25.01.2018
CIB :
G06F 12/0811 (2016.01) ,G06F 12/0888 (2016.01)
[IPC code unknown for G06F 12/0811][IPC code unknown for G06F 12/0888]
Déposants :
ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ, GB
Inventeurs :
JALAL, Jamshed; US
FILIPPO, Michael; US
MATHEWSON, Bruce James; GB
MANNAVA, Phanindra Kumar; US
Mandataire :
BOYD, Alan; GB
Données relatives à la priorité :
15/427,40908.02.2017US
Titre (EN) CACHE BYPASS
(FR) DÉRIVATION DE CACHE
Abrégé :
(EN) A data processing apparatus is provided including a memory hierarchy having a plurality of cache levels including a forwarding cache level, at least one bypassed cache level, and a receiver cache level. The forwarding cache level forwards a data access request relating to a given data value to the receiver cache level, inhibiting the at least one bypassed cache level from responding to the data access request. The receiver cache level includes presence determination circuitry for performing a determination as to whether the given data value is present in the at least one bypassed cache level. In response to the determination indicating that the data value is present in the at least one bypassed cache level, one of the at least one bypassed cache level is made to respond to the data access request.
(FR) L'invention concerne un appareil de traitement de données comprenant une hiérarchie de mémoire ayant une pluralité de niveaux de cache comprenant un niveau de cache de transfert, au moins un niveau de cache contourné et un niveau de cache récepteur. Le niveau de cache de transfert transfère une demande d'accès à des données se rapportant à une valeur de données donnée au niveau du mémoire cache récepteur, ce qui permet d'empêcher le ou les niveaux de cache contournés de répondre à la demande d'accès à des données. Le niveau de mémoire cache récepteur comprend des circuits de détermination de présence pour déterminer si la valeur de données donnée est présente dans le ou les niveaux de cache contournés. S'il est déterminé que la valeur de données est présente dans le ou les niveaux de cache contournés, le ou l'un des niveaux de cache contourné est amené à répondre à la demande d'accès aux données.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)