WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018145472) CIRCUIT DE REGISTRE À DÉCALAGE ET SON PROCÉDÉ D'ATTAQUE, CIRCUIT D'ATTAQUE DE GRILLE, ET DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/145472 N° de la demande internationale : PCT/CN2017/103626
Date de publication : 16.08.2018 Date de dépôt international : 27.09.2017
CIB :
G09G 3/36 (2006.01) ,G11C 19/28 (2006.01)
G PHYSIQUE
09
ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
G
DISPOSITIONS OU CIRCUITS POUR LA COMMANDE DE L'AFFICHAGE UTILISANT DES MOYENS STATIQUES POUR PRÉSENTER UNE INFORMATION VARIABLE
3
Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques
20
pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
34
en commandant la lumière provenant d'une source indépendante
36
utilisant des cristaux liquides
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
19
Mémoires numériques dans lesquelles l'information est déplacée par échelons, p.ex. registres à décalage
28
utilisant des éléments semi-conducteurs
Déposants : BOE TECHNOLOGY GROUP CO., LTD.[CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
ORDOS YUANSHENG OPTOELECTRONICS CO., LTD.[CN/CN]; Ordos Equipment Manufacturing Base, Dongsheng District Ordos, Inner Mongolia 017020, CN
Inventeurs : ZHANG, Yi; CN
Mandataire : BEIJING INTELLEGAL INTELLECTUAL PROPERTY AGENT LTD.; 1802, 1803, 1805 Tower B, Grand Place, No 5 Huizhong Road, Chaoyang District Beijing 100101, CN
Données relatives à la priorité :
201710069661.308.02.2017CN
Titre (EN) SHIFT REGISTER CIRCUIT AND DRIVING METHOD THEREFOR, GATE DRIVE CIRCUIT, AND DISPLAY DEVICE
(FR) CIRCUIT DE REGISTRE À DÉCALAGE ET SON PROCÉDÉ D'ATTAQUE, CIRCUIT D'ATTAQUE DE GRILLE, ET DISPOSITIF D'AFFICHAGE
(ZH) 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板
Abrégé :
(EN) A shift register circuit and a driving method therefor, a gate drive circuit, and a display device. The shift register circuit comprises: a first switching circuit configured to transmit an input signal to a first node (N1) in response to a first clock signal (CK); a second switching circuit configured to transmit a first voltage signal (VGL) to a signal output end in response to a voltage signal of the first node (N1); a third switching circuit configured to transmit a second clock signal (CKB) to a second node (N2) in response to the voltage signal of the first node (N1); a fourth switching circuit configured to transmit a second voltage signal (VGH) to a third node (N3) in response to the voltage signal of the first node (N1); a fifth switching circuit configured to transmit the second voltage signal (VGH) to the signal output end in response to a voltage signal of the third node (N3); a sixth switching circuit configured to transmit the second voltage signal (VGH) to a fourth node (N4) in response to the voltage signal of the third node (N3), a first capacitor (C1) being connected between the second clock signal (CKB) and the third node (N3), and a second capacitor (C2) being connected between the first node (N1) and the second node (N2).
(FR) L'invention concerne un circuit de registre à décalage et son procédé d'attaque, un circuit d'attaque de grille et un dispositif d'affichage. Le circuit de registre à décalage comprend : un premier circuit de commutation conçu pour transmettre un signal d'entrée à un premier nœud (N1) en réponse à un premier signal d'horloge (CK); un deuxième circuit de commutation servant à transmettre un premier signal de tension (VGL) à une extrémité de sortie de signal en réponse à un signal de tension du premier nœud (N1); un troisième circuit de commutation destiné à transmettre un second signal d'horloge (CKB) à un deuxième nœud (N2) en réponse au signal de tension du premier nœud (N1); un quatrième circuit de commutation prévu pour transmettre un second signal de tension (VGH) à un troisième nœud (N3) en réponse au signal de tension du premier nœud (N1); un cinquième circuit de commutation conçu pour transmettre le second signal de tension (VGH) à l'extrémité de sortie de signal en réponse à un signal de tension du troisième nœud (N3); un sixième circuit de commutation permettant de transmettre le second signal de tension (VGH) à un quatrième nœud (N4) en réponse au signal de tension du troisième nœud (N3), un premier condensateur (C1) étant connecté entre le second signal d'horloge (CKB) et le troisième nœud (N3), et un second condensateur (C2) étant connecté entre le premier nœud (N1) et le deuxième nœud (N2).
(ZH) 一种移位寄存器电路及其驱动方法、栅极驱动电路、显示面板。该移位寄存器电路包括第一开关电路,被配置为响应第一时钟信号(CK)将输入信号(input)传输至第一节点(N1);第二开关电路,被配置为响应第一节点(N1)的电压信号将第一电压信号(VGL)传输至信号输出端(output);第三开关电路,被配置为响应第一节点(N1)的电压信号将第二时钟信号(CKB)传输至第二节点(N2);第四开关电路,被配置为响应第一节点(N1)的电压信号将第二电压信号(VGH)传输至第三节点(N3);第五开关电路,被配置为响应第三节点(N3)的电压信号将第二电压信号(VGH)传输至信号输出端(output);第六开关电路,被配置为响应第三节点(N3)的电压信号将第二电压信号(VGH)传输至第四节点(N4);第一电容(C1)连接于第二时钟信号(CKB)与第三节点(N3)之间;第二电容(C2)连接于第一节点(N1)与第二节点(N2)之间。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)