Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018145413) PROCÉDÉ DE MISE SOUS BOÎTIER SECONDAIRE DE PUCE DE TROU D'INTERCONNEXION TRAVERSANT LE SILICIUM ET SON BOÎTIER SECONDAIRE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/145413 N° de la demande internationale : PCT/CN2017/094695
Date de publication : 16.08.2018 Date de dépôt international : 27.07.2017
CIB :
H01L 21/683 (2006.01) ,H01L 23/31 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
67
Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
683
pour le maintien ou la préhension
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
31
caractérisées par leur disposition
Déposants :
深圳市汇顶科技股份有限公司 SHENZHEN GOODIX TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 福田保税区腾飞工业大厦B座13层 Floor 13, Phase B, Tengfei Industrial Building Futian Free Trade Zone Shenzhen, Guangdong 518045, CN
Inventeurs :
吴宝全 WU, Baoquan; CN
龙卫 LONG, Wei; CN
柳玉平 LIU, Yuping; CN
Mandataire :
上海晨皓知识产权代理事务所(普通合伙) SHANGHAI CHENHAO INTELLECTUAL PROPERTY LAW FIRM GENERAL PARTNERSHIP; 中国上海市 黄浦区制造局路787号二幢202B室 Room 202B, Building 2 787 Zhizaoju Road, Huangpu District Shanghai 200011, CN
Données relatives à la priorité :
PCT/CN2017/07335413.02.2017CN
Titre (EN) SECONDARY PACKAGING METHOD FOR THROUGH-SILICON VIA CHIP AND SECONDARY PACKAGE THEREOF
(FR) PROCÉDÉ DE MISE SOUS BOÎTIER SECONDAIRE DE PUCE DE TROU D'INTERCONNEXION TRAVERSANT LE SILICIUM ET SON BOÎTIER SECONDAIRE
(ZH) 硅通孔芯片的二次封装方法及其二次封装体
Abrégé :
(EN) A secondary packaging method for a through-silicon via chip and a secondary package of the through-silicon via chip. The through-silicon via chip (1) is provided with a forward surface (11) and a reverse surface (12) opposite thereto. Ball grid array (BGA) solder balls (2) are provided on the reverse surface (12). The secondary packaging method for the through-silicon via chip (1) comprises: placing at least one through-silicon via chip (1) on a base (41) on which a stress-releasing film layer (3) is laid; using a softened plastic sealant (5) to envelop the through-silicon via chip (1); removing the base (41) when the plastic sealant (5) is cured to acquire a secondary package of the through-silicon via chip (1); and treating the surface of the secondary package to expose the BGA solder balls (2). The need to use a substrate as a carrier in secondary packaging is obviated, with the through-silicon via chip (1) being ensured to be provided with increased mechanical structural strength, the thickness of the secondary package is reduced, thus facilitating a thickness-reduced and miniaturized design of an electronic product.
(FR) L'invention concerne un procédé de mise sous boîtier secondaire d'une puce de trou d'interconnexion traversant le silicium et un boîtier secondaire de la puce de trou d'interconnexion traversant le silicium. La puce de trou d'interconnexion traversant le silicium (1) est pourvue d'une surface avant (11) et d'une surface arrière (12) opposée à cette dernière. Des billes de soudure (2) de boîtier à billes (BGA) sont disposées sur la surface arrière (12). Le procédé de mise sous boîtier secondaire de la puce de trou d'interconnexion traversant le silicium (1) consiste à : placer au moins une puce de trou d'interconnexion traversant le silicium (1) sur une base (41) sur laquelle est disposée une couche de film de libération de contrainte (3) ; utiliser un agent d'étanchéité plastique ramolli (5) pour envelopper la puce de trou d'interconnexion traversant le silicium (1) ; retirer la base (41) lorsque l'agent d'étanchéité plastique (5) a durci pour obtenir un boîtier secondaire de la puce de trou d'interconnexion traversant le silicium (1) ; et traiter la surface du boîtier secondaire pour exposer les billes de soudure (2) de BGA. L'invention supprime l'utilisation d'un substrat en tant que support pour une mise sous boîtier secondaire, garantit la fourniture d'une résistance structurale mécanique accrue à la puce de trou d'interconnexion traversant le silicium (1), réduit l'épaisseur du boîtier secondaire, ce qui facilite une conception d'épaisseur réduite et miniaturisée d'un produit électronique.
(ZH) 一种硅通孔芯片的二次封装方法及硅通孔芯片的二次封装体。硅通孔芯片(1)具有相对的正向表面(11)与反向表面(12),反向表面(12)上设置有焊球阵列封装BGA锡球(2),硅通孔芯片(1)的二次封装方法包括:将至少一硅通孔芯片(1)放置在铺设有释放应力膜层(3)的底座(41)上;使用软化的塑封胶(5)包覆硅通孔芯片(1);待塑封胶(5)固化后去除底座(41),以获取硅通孔芯片(1)的二次封装体;对二次封装体的表面进行处理,以露出BGA锡球(2)。在二次封装中无需使用基板作为载体,在保证硅通孔芯片(1)具有较高机械结构强度的基础上,降低了二次封装体的厚度,有利于电子产品的薄型化和小型化设计。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)