Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018142848) ÉGALISEUR À DÉCISION RÉTROACTIVE ET CIRCUIT D'INTERCONNEXION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/142848 N° de la demande internationale : PCT/JP2018/000175
Date de publication : 09.08.2018 Date de dépôt international : 09.01.2018
CIB :
H04B 3/04 (2006.01) ,H04L 25/03 (2006.01)
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
B
TRANSMISSION
3
Systèmes à ligne de transmission
02
Détails
04
Réglage de la transmission; Égalisation
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
L
TRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
25
Systèmes à bande de base
02
Détails
03
Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
Déposants :
富士通株式会社 FUJITSU LIMITED [JP/JP]; 神奈川県川崎市中原区上小田中4丁目1番1号 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP
Inventeurs :
坂井 靖文 SAKAI, Yasufumi; JP
Mandataire :
向山 直樹 MUKOUYAMA Naoki; JP
Données relatives à la priorité :
2017-01593431.01.2017JP
Titre (EN) DECISION FEEDBACK EQUALIZER AND INTERCONNECT CIRCUIT
(FR) ÉGALISEUR À DÉCISION RÉTROACTIVE ET CIRCUIT D'INTERCONNEXION
(JA) 判定帰還型等化器及びインターコネクト回路
Abrégé :
(EN) [Problem] To provide a decision feedback equalizer and an interconnect circuit with which ISI removal performance can be improved. [Solution] A decision feedback equalizer is provided with: a comparator circuit; a latch circuit for latching the result of comparison by the comparator circuit; a setting circuit for setting a decision threshold value for the comparator circuit in accordance with a control signal; and a switch circuit which is on/off controlled by an output signal from the latch circuit. The setting circuit is connected in parallel to an input stage of the comparator circuit via the switch circuit, and is operated in synchronism with a clock signal for driving the comparator circuit. An interconnect circuit is provided with the decision feedback equalizer.
(FR) Le problème à résoudre par la présente invention est de fournir un égaliseur à décision rétroactive et un circuit d'interconnexion avec lesquels la performance d'élimination d'ISI peut être améliorée. La solution selon l'invention porte sur un égaliseur à décision rétroactive comprenant : un circuit comparateur; un circuit de verrouillage pour verrouiller le résultat de la comparaison par le circuit comparateur; un circuit de réglage pour régler une valeur de seuil de décision pour le circuit comparateur conformément à un signal de commande; et un circuit de commutation qui est activé/désactivé par un signal de sortie provenant du circuit de verrouillage. Le circuit de réglage est connecté en parallèle à un étage d'entrée du circuit comparateur par l'intermédiaire du circuit de commutation, et est actionné en synchronisme avec un signal d'horloge pour entraîner le circuit comparateur. Un circuit d'interconnexion est pourvu de l'égaliseur à décision rétroactive.
(JA) 【課題】ISIの除去性能を向上させることが可能な判定帰還型等化器及びインターコネク ト回路を提供すること。 【解決手段】比較回路と、前記比較回路の比較結果をラッチするラッチ回路と、制御信号に応じて前記比較回路の判定閾値を設定する設定回路と、前記ラッチ回路の出力信号によりオンオフ制御されるスイッチ回路とを備え、前記設定回路は、前記比較回路の入力段に前記スイッチ回路を介して並列に接続されており、前記比較回路を駆動するクロック信号に同期して動作する、判定帰還型等化器。当該判定帰還型等化器を備えたインターコネクト回路。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)