Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018141233) PROCESSEUR VECTORIEL ULTRA-LÉGER
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/141233 N° de la demande internationale : PCT/CN2018/074466
Date de publication : 09.08.2018 Date de dépôt international : 29.01.2018
CIB :
G06F 17/16 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17
Equipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
10
Opérations mathématiques complexes
16
Calcul de matrice ou de vecteur
Déposants :
HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventeurs :
CHEN, Weizhong; US
SUN, Tong; US
YANG, Bin; US
Données relatives à la priorité :
15/422,01401.02.2017US
Titre (EN) ULTRA LEAN VECTOR PROCESSOR
(FR) PROCESSEUR VECTORIEL ULTRA-LÉGER
Abrégé :
(EN) An apparatus comprises a central processor that outputs a first control signal to data organizers that organizes and moves data and a second control signal to vector processors that receives a first and second set of data from the data organizers. A first vector processor includes a first instruction circuit that executes a first plurality of vector functions and a second instruction circuit that executes a second plurality of vector functions. A first vector function is selected from the first plurality of vector functions to process the first set of data in response to the second control signal. Similarly, a second vector function is selected from the second plurality of vector functions to process the second set of data in response to the second control signal.
(FR) Selon l'invention, un appareil comprend un processeur central qui fournit en sortie un premier signal de commande à des organisateurs de données qui organisent et déplacent des données et un deuxième signal de commande à des processeurs vectoriels qui reçoivent un premier et un deuxième ensemble de données provenant des organisateurs de données. Un premier processeur vectoriel comprend un premier circuit d'instructions qui exécute une première pluralité de fonctions vectorielles et un deuxième circuit d'instructions qui exécute une deuxième pluralité de fonctions vectorielles. Une première fonction vectorielle est sélectionnée dans la première pluralité de fonctions vectorielles pour traiter le premier ensemble de données en réponse au deuxième signal de commande. De même, une deuxième fonction vectorielle est sélectionnée dans la deuxième pluralité de fonctions vectorielles pour traiter le deuxième ensemble de données en réponse au deuxième signal de commande.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)