Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018140151) PROCÉDÉ ET SYSTÈME D'IDENTIFICATION DE DÉFAUTS DE CIRCUITS INTÉGRÉS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/140151 N° de la demande internationale : PCT/US2017/067001
Date de publication : 02.08.2018 Date de dépôt international : 18.12.2017
CIB :
H01L 21/66 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
66
Essai ou mesure durant la fabrication ou le traitement
Déposants :
DONGFANG JINGYUAN ELECTRON LIMITED [CN/CN]; 156 4th Jinghai Road, Building 12 Beijing Economic Development District Beijing, CN 10076, CN
XTAL INC. [US/US]; 97 E. Brokaw Road Suite 330 San Jose, California 95112, US
Inventeurs :
ZHANG, Zhaoli; US
LIN, Jie; US
YU, Zongchang; US
Mandataire :
XIAO, Lin; US
KNIGHT, Michelle L.; US
Données relatives à la priorité :
15/419,65730.01.2017US
Titre (EN) METHOD AND SYSTEM FOR IDENTIFYING DEFECTS OF INTEGRATED CIRCUITS
(FR) PROCÉDÉ ET SYSTÈME D'IDENTIFICATION DE DÉFAUTS DE CIRCUITS INTÉGRÉS
Abrégé :
(EN) Methods and systems for identifying defects in an integrated circuit are provided. The method includes receiving input data of a pattern associated with an integrated circuit, determining feature data associated with features of the pattern using the input data, determining defect detection results associated with the pattern using the input data, the feature data, and defect detection techniques, and determining a defect identification result using the defect detection results. The system includes a processor and a memory. The memory is coupled to the processor and configured to store a set of instructions to receive input data of a pattern associated with an integrated circuit, determine feature data associated with features of the pattern using the input data, determine defect detection results associated with the pattern using the input data, the feature data, and defect detection techniques, and determine a defect identification result using the defect detection results.
(FR) L'invention concerne des procédés et des systèmes d'identification de défauts dans un circuit intégré. Le procédé consiste : à recevoir des données d'entrée d'un motif associé à un circuit intégré ; à déterminer des données de caractéristiques associées à des caractéristiques du motif à l'aide des données d'entrée ; à déterminer des résultats de détection de défaut associés au motif à l'aide des données d'entrée, des données de caractéristiques et de techniques de détection de défaut ; à déterminer un résultat d'identification de défaut à l'aide des résultats de détection de défaut. Le système comprend un processeur et une mémoire. La mémoire est couplée au processeur et configurée de façon à mémoriser un ensemble d'instructions dans le but de recevoir des données d'entrée d'un motif associé à un circuit intégré, à déterminer des données de caractéristiques associées à des caractéristiques du motif à l'aide des données d'entrée, à déterminer des résultats de détection de défaut associés au motif à l'aide des données d'entrée, des données de caractéristiques et des techniques de détection de défaut, et à déterminer un résultat d'identification de défaut à l'aide des résultats de détection de défaut.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)