Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018140103) DÉTECTION GUIDÉE DE DÉFAUTS DE CIRCUITS INTÉGRÉS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/140103 N° de la demande internationale : PCT/US2017/059024
Date de publication : 02.08.2018 Date de dépôt international : 30.10.2017
CIB :
G01N 21/88 (2006.01) ,G01N 21/956 (2006.01) ,G01N 21/01 (2006.01)
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
N
RECHERCHE OU ANALYSE DES MATÉRIAUX PAR DÉTERMINATION DE LEURS PROPRIÉTÉS CHIMIQUES OU PHYSIQUES
21
Recherche ou analyse des matériaux par l'utilisation de moyens optiques, c. à d. en utilisant des rayons infrarouges, visibles ou ultraviolets
84
Systèmes spécialement adaptés à des applications particulières
88
Recherche de la présence de criques, de défauts ou de souillures
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
N
RECHERCHE OU ANALYSE DES MATÉRIAUX PAR DÉTERMINATION DE LEURS PROPRIÉTÉS CHIMIQUES OU PHYSIQUES
21
Recherche ou analyse des matériaux par l'utilisation de moyens optiques, c. à d. en utilisant des rayons infrarouges, visibles ou ultraviolets
84
Systèmes spécialement adaptés à des applications particulières
88
Recherche de la présence de criques, de défauts ou de souillures
95
caractérisée par le matériau ou la forme de l'objet à analyser
956
Inspection de motifs sur la surface d'objets
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
N
RECHERCHE OU ANALYSE DES MATÉRIAUX PAR DÉTERMINATION DE LEURS PROPRIÉTÉS CHIMIQUES OU PHYSIQUES
21
Recherche ou analyse des matériaux par l'utilisation de moyens optiques, c. à d. en utilisant des rayons infrarouges, visibles ou ultraviolets
01
Dispositions ou appareils pour faciliter la recherche optique
Déposants :
DONGFANG JINGYUAN ELECTRON LIMITED [CN/CN]; 156 4th Jinghai Road, Building 12 Beijing Economic Development District Beijing, CN 10076, CN
XTAL INC. [US/US]; 97 E. Brokaw Road Suite 330 San Jose, California 95112, US
Inventeurs :
LIU, Hua-Yu; US
LIN, Jie; US
ZHANG, Zhaoli; US
YU, Zongchang; US
Mandataire :
XIAO, Lin; US
KNIGHT, Michelle L.; US
Données relatives à la priorité :
15/419,62430.01.2017US
Titre (EN) GUIDED DEFECT DETECTION OF INTEGRATED CIRCUITS
(FR) DÉTECTION GUIDÉE DE DÉFAUTS DE CIRCUITS INTÉGRÉS
Abrégé :
(EN) A method and system for detecting defects of integrated circuits have been provided. The method comprises generating process sensitive patterns of an integrated circuit, scanning the process sensitive patterns using a high-resolution system to provide process condition parameters of the integrated circuit, determining care areas of the integrated circuit using the process condition parameters, and scanning the care areas using the high-resolution system to detect at least one defect of the integrated circuit. The system comprises a processor and a memory with instructions executable by the processor to generate process sensitive patterns of an integrated circuit, scan the process sensitive patterns using a high-resolution system to provide process condition parameters of the integrated circuit, determine care areas of the integrated circuit using the process condition parameters, and scan the care areas using the high-resolution system to detect at least one defect of the integrated circuit.
(FR) L'invention concerne un procédé et un système de détection de défauts de circuits intégrés. Le procédé comprend la génération de motifs sensibles au processus d'un circuit intégré, le balayage des motifs sensibles au processus à l'aide d'un système à haute résolution afin de fournir des paramètres de condition de traitement du circuit intégré, la détermination de zones de soins du circuit intégré à l'aide des paramètres de condition de traitement et le balayage des zones de soins à l'aide du système à haute résolution afin de détecter au moins un défaut du circuit intégré. Le système comprend un processeur et une mémoire comprenant des instructions exécutables par le processeur afin de générer des motifs sensibles au processus d'un circuit intégré, de balayer les motifs sensibles au processus à l'aide d'un système à haute résolution afin de fournir des paramètres de condition de traitement du circuit intégré, de déterminer des zones de soins du circuit intégré à l'aide des paramètres de condition de traitement et de balayer les zones de soins à l'aide du système à haute résolution afin de détecter au moins un défaut du circuit intégré.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)