Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018140102) ENSEMBLES MÉMOIRES INTÉGRÉS COMPRENANT DE MULTIPLES PONTS DE RÉSEAU DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/140102 N° de la demande internationale : PCT/US2017/059022
Date de publication : 02.08.2018 Date de dépôt international : 30.10.2017
CIB :
G11C 5/02 (2006.01) ,H01L 27/24 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
5
Détails de mémoires couverts par le groupe G11C11/71
02
Disposition d'éléments d'emmagasinage, p.ex. sous la forme d'une matrice
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
24
comprenant des composants à l'état solide pour le redressement, l'amplification ou la commutation, sans barrière de potentiel ni barrière de surface
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; (a Corporation Of The State Of Delaware) 8000 South Federal Way Boise, ID 83716, US
Inventeurs :
DERNER, Scott, J.; US
INGALLS, Charles, L.; US
Mandataire :
LATWESEN, David, G.; US
SHAURETTE, James, D.; US
MATKIN, Mark, S.; US
GRZELAK, Keith, D.; US
HENDRICKSEN, Mark, W.; US
Données relatives à la priorité :
62/452,19330.01.2017US
Titre (EN) INTEGRATED MEMORY ASSEMBLIES COMPRISING MULTIPLE MEMORY ARRAY DECKS
(FR) ENSEMBLES MÉMOIRES INTÉGRÉS COMPRENANT DE MULTIPLES PONTS DE RÉSEAU DE MÉMOIRE
Abrégé :
(EN) Some embodiments include an integrated memory assembly having a first memory array deck over a second memory array deck. A first series of conductive lines extends across the first memory array deck, and a second series of conductive lines extends across the second memory array deck. A first conductive line of the first series and a first conductive line of the second series are coupled with a first component through a first conductive path. A second conductive line of the first series and a second conductive line of the second series are coupled with a second component through a second conductive path. The first and second conductive lines of the first series extend through first isolation circuitry to the first and second conductive paths, respectively; and the first and second conductive lines of the second series extend through second isolation circuitry to the first and second conductive paths, respectively.
(FR) Selon certains modes de réalisation, l'invention concerne un ensemble mémoire intégré comportant un premier pont de réseau de mémoire sur un second pont de réseau de mémoire. Une première série de lignes conductrices s'étend à travers le premier pont de réseau de mémoire, et une seconde série de lignes conductrices s'étend à travers le second pont de réseau de mémoire. Une première ligne conductrice de la première série et une première ligne conductrice de la seconde série sont couplées à un premier composant par l'intermédiaire d'un premier chemin conducteur. Une seconde ligne conductrice de la première série et une seconde ligne conductrice de la seconde série sont couplées à un second composant par l'intermédiaire d'un second chemin conducteur. Les première et seconde lignes conductrices de la première série s'étendent à travers des premiers circuits d'isolation vers les premier et second chemins conducteurs, respectivement ; et les première et seconde lignes conductrices de la seconde série s'étendent à travers des seconds circuits d'isolation vers les premier et second chemins conducteurs, respectivement.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)